ADC7606

同步采样  8通道 16bit,  5v/2的16次方 = 0.00007v 理论值 1 

2.有效位数ENOB,真正的分辨率， 16bit - 3~4 = 13bit

3.数字量输出形式：二进制补码

fpga控制引脚

PAR/SER/BYTE SEL:并行串行字节选择，我们使用串行，设置为0

STBY睡眠控制，0电平睡眠

CONVDT A/B：驱动adc模拟信号转换控制引脚，A控制低一半，B控制高一半

RESET        :高有效，持续5ns

RD/SCLK        读数据控制信号

CS        低有效

BUSY        ：繁忙指示信号

FRSTDATA        第一通道指示信号

DB0-DB15        读数据通道

CONVSTA与CONVSTB之间上升沿最大为0.5ms

CONVSTA/B上升沿启动后BUSY需要40ns才拉高，等待40ns在读busy