STM32中断向量表存储机制深度解析——基于Cortex-M内核的地址映射原理与实现

---

STM32中断向量表存储机制深度解析

——基于Cortex-M内核的地址映射原理与实现

摘要
本文以STM32F407ZET6为研究对象，剖析中断向量表在ARM Cortex-M架构中的存储逻辑。重点阐释物理存储位置与逻辑访问地址的解耦设计，揭示地址重映射机制的硬件实现原理及其在嵌入式系统中的工程价值。

---

一、中断向量表的架构约束

1. Cortex-M内核规范
   ARMv7-M架构明确定义：

   • 地址0x00000000：主堆栈指针（MSP）初始值
   • 地址0x00000004：复位异常向量入口
   • 连续地址空间存储中断服务例程（ISR）指针

2. STM32物理存储布局

   存储介质	起始地址	容量（F407ZET6）
   主Flash	0x08000000	512KB
   SRAM	0x20000000	128KB
   系统存储器	0x1FFF0000	30KB

核心矛盾：架构强制要求向量表位于0x00000000，但物理存储器起始于0x08000000。

---

二、地址重映射机制

1. 硬件级解决方案
   STM32通过总线矩阵实现地址空间动态映射：

   // 映射逻辑伪代码
   if (BOOT0 == 0)
       remap(0x00000000, 0x08000000)