一、关于Quartus和ModelSim的安装二、关于3-8译码器的实验仿真（一）对比分析Verilog生成的电路原理图和原始设计电路三、关于全加器的实验仿真（一）Verilog的1位全加器和

最新推荐文章于 2024-01-21 15:52:53 发布
最新推荐文章于 2024-01-21 15:52:53 发布
阅读量661 收藏 13
点赞数 4
CC 4.0 BY-SA版权
文章标签： fpga开发
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_65210727/article/details/135093288
本文介绍了Quartus和Modelsim的安装，重点讲解了3-8译码器的Verilog实现及其与Logisim的对比，以及全加器的门级和行为级描述。特别解释了Verilog中reg和wire类型的区别，以及在设计中的应用。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

一、关于Quartus和ModelSim的安装
请自行搜索方法，比较简单，本文使用quartus ii 13.1和Modelsim SE-10.4进行练习。

二、关于3-8译码器的实验仿真
（一）对比分析Verilog生成的电路原理图和原始设计电路
使用Logsim绘制一个3-8译码器的电路图：
利用Verilog代码生成RTL电路图：在Modelsim中仿真分析生成波形图和transcript结果：

通过对比，可以看出两者的电路图思路是一样的，不过verilog生成的电路图把中间复杂的接线部

最低0.47元/天 解锁文章

200万优质内容无限畅学
氵羊515
关注
20220407——3-8线译码器：quartersⅡ和 modelsim 联合仿真 原理
m0_63532584的博客
04-15 2155
Testbenh仿真文件编写 Testbench是一种验证手段，从软件层面对设计的硬件电路进行仿真。在仿真文件里产生的激励信号，作用于被仿真设计文件DUT(Design Under Test) ,产生相应输出，然后根据输出信号检验设计的电路是否存在问题或存在哪些问题。 Verilog包含： 1）模块声明 2）信号声明 3）顶层设计实例化 4）提供激励 5）进行测试 testbench的一般结构： module Test_Bench();//通常无输入输出 信号或...
20220407——3-8线译码器：quartersⅡ和 modelsim 联合仿真 实验操作
m0_63532584的博客
04-15 1768
创建工程 2.选择芯片 3. simulation→modelsim→verilog hdl 4. file→new→Verilog hdl file 5.写代码、编译 6.processing→start→start test bench templat writer 7.文件夹→simulation→modelsim→decoder38.vt 用记事本打开 修改一下数据 ，并复制蓝色部分 8.tools→optio...
3线8线译码器基于VHDL语言编写
06-04
3线8线译码器基于VHDL语言编写 3线8线译码器基于VHDL语言编写
Quartus和ModelSim软件的使用（3-8译码器）
weixin_74345079的博客
12-17 1103
该软件是Altera公司推出的综合性CPLD/FPGA开发软件，软件支持原理图、VHDL、VerilogHDL以及AHDL等多种设计输入形式，内嵌自有的综合器以及仿真器，可以完成从设计输入到硬件配置的完整PLD设计流程。
FPGA学习--Quartus Ⅱ实现3-8译码器设计
m0_74460671的博客
10-14 8555
1、点击File中的New Project Wizard，新建一个工程2、出现如下图所示的界面，直接点击Next，不需要其他操作3、点击Next之后，出现以下界面，其中第一栏为工程路径，第二栏为工程名，这次实现的为38译码器，工程名为decoder3-8。第三栏为顶层名，一般在写了第二栏之后第三栏会自动与第二栏保持一致。全部弄好之后点击Next4、这个是添加设计代码的地方，不用管它，直接点击Next5、这个页面主要是选择开发芯片型号，而我们只需要仿真，所以直接点Next就行。
EDA实验-----3-8译码器设计(QuartusII)
m0_73633088的博客
11-13 9680
3-8译码器的三输入，八输出。输入信号N用二进制表示，对应的输出信号N输出高电平时表示有信号产生，而其他则为低电平表示无信号产生。其真值表如下所示：当使能端指示输入信号无效或不用对当前的信号进行译码时，输出端全为高电平，表示任何信号无效。
Verilog编程基础练习——3-8译码器仿真实验
m0_74833863的博客
12-18 3253
（1）
FPGA实验二2-4译码器设计实验报告原版 fpga开发.pdf
04-22
FPGA实验二2-4译码器设计实验报告原版fpga开发 本实验报告的主要内容是设计和实现一个2-4译码器，使用FPGA（Field-Programmable Gate Array，现场可编程门阵列）作为开发平台。实验的主要目的在于掌握FPGA开发的...
实验1：3-8译码器（拓展4-16进制译码器）.docx
02-27
本实验的目的是通过设计和实现 3-8 译码器和 4-16 进制译码器，来学习 Quartus II 和 ModelSim 软件的使用，并掌握 Verilog HDL 语言的基础知识。 知识点 1：EDA 技术概述 * EDA（Electronic Design Automation）...
数电实验-----实现74LS139芯片扩展为3-8译码器以及应用（Quartus II ）
热门推荐
m0_73633088的博客
11-19 2万+
74LS139芯片是属于2-4译码器。74LS139 为两个2线－4 线译码器，共有 54/74S139和 54/74LS139 两种线路结构型式。可对2位高位地址进行译码，产生4个片选信号，最多可外接4个芯片。
verilog HDL描述38译码器
05-24
EDA技术，verilogHDL描述的38译码器，完全根据真值表编写，并成功验证
3-8译码器 verilog代码
12-23
verilog实现的3-8译码器，开发环境vivado2016，使用modelsim仿真测试
3-8译码器verilog 代码
03-15
eda入门级设计，本实例是3-8译码器verilog 代码，可综合！
实验报告：3-8译码器设计与仿真
最新发布
2201_75365698的博客
01-21 4606
对于3-8译码器的输出信号，我们需要在每个时钟周期中更新其值。因此，将输出信号定义为reg类型是合适的选择，因为它允许我们在always块中使用阻塞赋值语句（）或非阻塞赋值语句（<=）来更新输出信号的值。编译错误：wire类型的信号不能在always`块中进行赋值操作，因此编译器会报错。功能错误：由于wire类型的信号无法在always块中赋值，输出信号的值将无法更新，从而导致无法正确实现3-8译码器的功能。本实验成功设计和仿真了一个3-8译码器电路，并验证了其功能的正确性。
Quartus Prime18.0+Modelsim:3-8译码器
hr_kunyiqingnian的博客
03-30 1637
代码和测试代码
FPGA学习总结7：选择&译码器实现
焊武大帝的专栏
05-08 868
本博客以modelsim平台为例，实现了一个三八译码器；
verilog入门-38译码器
fan5629153的博客
05-04 2万+
一、组合逻辑电路与时序逻辑电路 组合逻辑电路：任意时刻的输出仅仅由该时刻的输入决定，与电路当前的状态无关。 时序逻辑电路：任意时刻的输出不仅由该时刻的输入决定，还与电路当前的状态有关。 二、38译码器的工作原理 表①、38译码器真值表 3种输入状态翻译成8种输出状态。 三、Verilog代码实现 源码： module decoder_38 ( a,b,c,data ); input wire a; input wire b; input wire c; output reg
74LS138译码器实现2位二进制乘法器-QuartusII 软件仿真
weixin_44194342的博客
01-10 2万+
74LS138译码器实现2位二进制乘法器-QuartusII 软件仿真 提示：文章写完后，目录可以自动生成，如何生成可参考右边的帮助文档 文章目录74LS138译码器实现2位二进制乘法器-QuartusII 软件仿真一、74LS138译码器介绍二、真值表和逻辑表达式构建三、原理图设计及实验仿真四、总结用译码器设计组合逻辑电路的方法前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结前言一、pandas是什么？二、使用步骤1.引入库2.读入数据总结 一、74LS138译码器介绍 二、真值表和逻
用quartes 仿真74138译码器
74138
03-23 1万+
第一次写博客  第一次FPGA仿真废话不多说，直接开始。安装完之后有两个，一个32，一个64，当初觉得64比较好，选了64新建第一个工程file ---new project--文件路径，工程名字，什么插件，选芯片，finish   结束了新建文件 然后就是很多网格，点两下，出来往里面添加什么东西，在这个目录下找到74138，然后ok，选择一个区域放74138.。然后添加INPUT和output，...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值