FPGA学习-动态扫描数码管(多路器使用、看图写代码、数码管扫描原理)

博主在仿真过程中遇到clk1K时钟信号无显示的问题,但依赖于clk1K的sel信号输出正常。经过排查,问题在于需在添加波形后重启仿真,再运行全部才能看到clk1K的波形。

  

仿真波形:

遇到了一个比较奇怪的问题,就是clk1K(分频时钟)无波形,但是sel是根据clk1K得到的,而且输出正常。这个地方不清楚是哪里的问题。但在后仿真中可以看到clk1K波形。

************************************************************************************************

上面那个问题已经解决了,就是添加波形后,需要点击Restart一下,然后再Run-All就OK。

评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值