- 博客(12)
- 收藏
- 关注
RSS订阅原创 使用门级verilog实现DFF
上图中，nd1、nd2、nd3、nd4是一个RS锁存器，nd5、nd6、nd7、nd8是一个RS锁存器。这样两个串联的锁存器就可以组成DFF，这是一个低电平复位，下降沿采样的DFF。clock=0，即nclock=1时，后边的锁存器输入有效。clock为1的时候，输入信号有效。当data=1时，c=1。
2024-11-05 22:29:17
217
原创 组合电路和时序电路的延迟
时序逻辑电路（sequential logic）只要当时钟上升沿时采样，并保持到下一个时钟上升沿。组合逻辑电路（combination logic）只要输入发生变化，立马输出发生变化，无视时钟。
2024-03-21 09:49:45
459
1
原创 fpga两数相减
相减之后的是二进制补码。在fpga中实现两数相减，若是正数，相减之后的是二进制原码。只判断结果的正负： 判断结果寄存器的最高位是0或者1即可。
2024-03-18 15:24:13
586
1
原创 1、二进制补码
5+5 = 1_0101+0_0101 = 1_1010 = -10（D），互为相反数的两个数的代数和不为0，这对于机器计算是非常不方便的。若采用最高位只代表符号位而不代表数值的编码规则，即最高位0为正，最高位1为负的表达方法，则。这样-5+5=1_1011+0_0101 = 0_0000 利用溢出的原理全部回0。二进制补码：不仅将最高位赋予符号位的含义，而且还赋予其数值大小（0为正，1为负）二进制补码代表的数值范围：-2^(n-1)——2^(n-1)-1。4位补码最小：1000=-8。
2024-03-16 11:02:53
433
1
原创 CMOS工艺与门和或门的实现（七）
与逻辑是用两个NMOS串联下拉到地，PMOS并联上拉到VDD实现的。在两个NMOS串联时，任何一个单独的NMOS管截止（0态），输出都是一定是没有接地的（1态），只有两个管子都导通（1态），输出才会接地（0态），这样产生的逻辑就是与非。一般是互补的实现方式，其中PMOS构成上拉网路，NMOS构成下拉网络。（因为NMOS擅长将输出从1变成0，PMOS擅长从0变成1，因为NMOS是用来将输出结果接地的，PMOS是用来将输出接VDD的）与NMOS相反，PMOS并联实现与，串联实现或。
2024-02-16 23:14:16
3255
1
原创 CMOS反相器(非门)基础知识（六）
Cpd功耗电容是器件手册给出的，可以看出，动态功耗与VDD的平方成正比。与前面分析形成闭环，要想提高噪声容限，可以提高VDD，但是提高VDD就会使功耗增大。图一是得到输出0或1的基础电路，当输出1时，希望R无穷大，节省能量；要得到更高的高电平，VGS要升上去，即MOSFET的沟道电阻减小，占的压降减少，输出的电压增大。所有的数字电子器件，可以接受输入一个质量差的0或者1，但是一定会输出一个质量高的0或1。数字电子器件都是用电压控制，有电压不一定有功耗，当理想的0或1时，电路功耗几乎为0。
2024-02-15 18:16:54
1940
1
原创 4、二极管逻辑门电路
并且在同一个电路中同时存在二极管与门和或门时，电平偏移。输入高电平1时，输出的高电平为2.3V，存在电平偏移。同样，输入低电平0时，输出的低电平为-0.7V。
2024-02-15 10:49:46
596
1
原创 5、MOS管基础知识
衬底是P型半导体，多子是空穴带正电，当源极和栅极（+）加上正电压后，金属层下方因为电场效应会排斥空穴，聚集电子，这样源极和漏极的N型半导体就能接通，有电流。场效应管（FET）是电压控制元件，和BJT原理不同。三极管BJT是电流控制元件。场效应管是利用电场效应来控制的元件，输入阻抗很大，几乎无穷大（可以看作输入断路）2、MOSFET 金属——氧化物——半导体场效应管 绝缘栅型场效应管。元件符号的箭头可以理解为电子的移动方向。
2024-02-12 15:00:51
582
1
原创 3、晶体三极管
利用截止区和饱和区的开关特性，可以将BJT制作成门电路，采用BJT制成的集成电路叫TTL（Transistor-Transistor Logic）电路。放大区：与集电极和发射级之间的电压无关，IC只和IB有关，IB越大IC越大，成线性关系，利用这一电流放大特性，可以做成放大器。模拟电路：电流放大作用，用于接收传感器的微弱信号，放大成我们可以处理的大信号。晶体三极管是流控元件（电流控制），共射级放大电路是通过基级与发射极之间的小电流来控制集电极和发射级之间的大电流。截止区：当IB=0时，IC=0。
2024-02-12 14:08:07
1069
1
原创 2、PN结和二极管
反向饱和电流与pn结的本征激发有关，温度越高，反向饱和电流越高。当反向外加电压加到一定程度时，pn结反向击穿。当正向电压较低时，因为内电场的原因，正向电流几乎为0。达到开启电压后pn结导通。当二极管加正向电压时导通，反向电压时截至。外加正电场导通 （P+，N-）外加负电场截至 （P-，N+）二极管就是将pn结封装一下。但是导通时二极管占压降。
2024-02-11 22:22:45
467
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人