自定义博客皮肤VIP专享

*博客头图：

点击选择上传的图片

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

点击选择上传的图片

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

点击选择上传的图片

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览取消提交

自定义博客皮肤

-+

上一步保存

weixin_55303726的博客

小志想拿国奖优快云认证博客专家优快云认证企业博客

码龄4年

32: 原创

136万+: 周排名

85万+: 总排名

7429: 访问

: 等级

325: 积分

6: 粉丝

4: 获赞

0: 评论

9: 收藏

私信

关注

热门文章

分类专栏

最新评论

记录手写HDLbits的一些错误
m0_71685185: 想问下HDL报这个错是怎么回事啊，之前一直这么写的没事，到这道题就出错了，是模块层次结构的加法器1那道题，报错是这样的： Error (12007): Top-level design entity "top_module" is undefined 我写的是这样[code=plain] module top_module( input [31:0] a, input [31:0] b, output [31:0] sum ); wire i; add16 u1_add16( .a(a[15:0]), .b(b[15:0]), .cin(1'b0), .cout(i), .sum(sum[15:0])); add16 u2_add16( .a(a[31:16]), .b(b[31:16]), .cin(i), .cout(), .sum(sum[31:16])); endmodule [/code]

FPGA(野火教程同步练习笔记)

关注

把野火的教程的步骤及细节卸载这上面，记录自己的学习过程

关注数：文章数：14 文章阅读量：4686 文章收藏量：9

作者: 小志想拿国奖

这个作者很懒，什么都没留下…

展开