weixin_54787054的博客

为了方便读者能够快速上手和学会Sigrity Optimize PI和 Deacap Generate 的功能，将Sigrity Optimize PI CapGen仿真教程专栏所有文章对应的实例文件上传至以下路径。

Sigrity DecapGenerator工具可以将供应商提供的excel格式电容bom文件，转换成Sigrity optimize PI可识别的.amm格式的电容库文件。Excel内容如下，前面电容定义了文件路径，其它电容都没有定义路径。如何生成电容库文件操作指导(三)如何转换，以下面excel为例。

Sigrity DecapGenerator工具可以将供应商提供的excel格式电容bom文件，转换成Sigrity optimize PI可识别的.amm格式的电容库文件。如下，基于供应商电容库路径下方的文件生成.amm文件，点击convert。Excel内容如下，所有电容都没定义路径。如何转换，以下面excel为例进行说明。如何生成电容库文件操作指导(二)

Sigrity DecapGenerator工具可以将供应商提供的excel格式电容bom文件，转换成Sigrity optimize PI可识别的.amm格式的电容库文件。Excel内容如下，10001这个电容没有定义路径，另外3个电容都定义了路径。如何生成电容库文件操作指导(一)如何转换，以下面excel为例。

Sigrity OptimizePI Best Capacitor Location Estimation模式用于前仿真分析，评估电容的最佳位置以获得最小回路电感，如何分析，以下图为例进行说明。IC devices，输入U*, A*, B*, Q*, P*，将所有这些字母开头的器件都识别为IC。Min设置为1(最少电容个数为1)，max设置为28(最多电容个数为28)Capacitors 输入C*，将所有C开头的器件都识别为电容。Grid X设置为8，Grid Y也设置为8。

Sigrity OptimizePI IC Device Power Pin Inductance Analysis模式可以计算电容到IC电源管脚的电感，用于评估电容位置对于IC电源管脚的效果，如何分析，以下图为例进行说明。Capacitors：选择层面，这里选择top layer(IC在top层)，下方可以选择电容的size，这里选择All Size。IC devices，输入U*, A*, B*, Q*, P*，将所有这些字母开头的器件都识别为IC。模式如何计算IC电源管脚电感操作指导。

Sigrity OptimizePI Capacitor to IC Device Loop Inductance Analysis模式可以方便快捷地分析电容到IC的回路电感，用于评估电容位置的有效性，如何分析，以下图为例进行说明。Capacitors：选择层面，这里选择Both layer，下方可以选择电容的size，这里选择All Size。可以发现大容值的电容有效半径更大，小电容的有效半径更小，这也是为什么小电容要考经IC的原因。实线圆圈代表这个电容的有效半径覆盖到了IC，是有效电容。

Sigrity OptimizePI PDN Impedance Checking模式支持对PKG和PCB联合阻抗仿真分析，通过联合仿真评估DIE的PDN阻抗是否满足要求。Generate In-circuit Ports处输入ob*，自动生成in-circuit port，代表生成DIE侧的端口。capacitors处输入C*,代表有C开头的器件都被视为电容。模式如何进行PKG和PCB联合PDN阻抗分析操作指导。DIE侧两个port的目标阻抗文件。PCB和PKG的SPD文件。

Sigrity OptimizePI PDN Impedance Checking模式可以方便地对PDN系统进行阻抗分析验证，检查设置是否满足目标阻抗。IC device处输入U*, A*, B*, Q*, P*，所有这些开头的器件都被视为device。capacitors处输入C*,代表有C开头的器件都被视为电容。模式如何进行PDN阻抗分析操作指导。

Sigrity OptimizePI Pre-Layout Analysis模式如何前仿真生成PDS系统电容方案操作指导详细介绍了如何前仿真生成电容方案，是通过生成VRAM和DEVICE的方式来实现的.除此之外，软件还支持从其它现有的设计中导出封装和fanout，并且复用它们，同时层叠也能复用，如何实现具体操作如下。模式如何复用其它设计的Footprint和fanout及层叠操作指导。Fanout list下拉选择刚提取的fanout，然后点击ok。仅勾选footprint和fanout。

Sigrity OptimizePI Pre-Layout Analysis模式可以在没有layout文件时候进行前仿真分析，根据目标阻抗要求来得到一组最佳的电容组合方案，让PDN设计方案在前期就满足要求，如何分析，以下面例子进行说明。在Capacitor on same layer，选择ID8，输入个数2，在U2的同面定义2个ID8的电容。本例中最大纹波电压=30mv，最大电流2A，所以Z=30/1=30mohm。层数：6层，尺寸：200*200mm ，介电常数为4。

Sigrity OptimizePI Post-Layout Analysis模式同样也可以将PCB和PKG进行联合仿真，且在保证PDN性能的前提下，优化掉不必要的电容，从而降低成本，如何分析，以下图为例进行说明。Generate In-Circuit ports处输入ob*，自动生成in-circuit port，代表生成DIE侧的端口。模式如何进行PKG和PCB联合PDN仿真和电容优化操作指导。Capacitors输入C*，所有C开头的器件都被视为电容。PKG提取的电源网络S参数和MCP文件。

下面介绍使用Sigrity OptimizePI Post-Layout Analysis中的Statistical模式进行电容公差的统计分析，统计分析就是分析电容的Upper和Lower Tol公差对于阻抗的影响.分别得到upper和lower tol的阻抗结果和无公差阻抗结果进行比较。Xml文件就是电容S参数的向导，让Optimize PI软件能够读取电容的S参数文件。默认U*,A*,B*,Q*,P*都视为IC，本例中J是VRAM，注意将J*去掉。U1---Nominal无公差的阻抗曲线。

下面介绍使用Sigrity OptimizePI Post-Layout Analysis中的What-if Analysis模式进行电容的假设分析，仍然以下图为例进行说明。Group ID是电容组的ID，相同的电容模型被归为一类，比如0402都被定义为ID1，和电容库中ID没有任何关系。Xml文件就是电容S参数的向导，让Optimize PI软件能够读取电容的S参数文件。默认U*,A*,B*,Q*,P*都视为IC，本例中J是VRAM，注意将J*去掉。可以根据需要更改过滤规则。默认C*都被视为电容。

下面使用Sigrity OptimizePI Post-Layout Analysis模式同时进行Device和EMI optimization仿真分析，同时优化电容配置和添加EMI电容，还是以下图为例进行说明。模式如何对PDS系统进行电容配置优化和配置EMI电容联合仿真操作指导-Device&EMI optimization。Xml文件就是电容S参数的向导，让Optimize PI软件能够读取电容的S参数文件。默认U*,A*,B*,Q*,P*都视为IC，本例中J是VRAM，注意将J*去掉。

Sigrity OptimizePI Post-Layout Analysis模式如何对PDS系统进行电容配置优化分析操作指导-Device optimization详细介绍了如何对已经存在layout文件进行电容的优化，通过仿真分析，减少不必要的电容。红色曲线是原始没有添加EMI电容的阻抗曲线，蓝色曲线的是scheme1添加一个电容后的阻抗曲线，可以明显的看到添加了EMI电容后，谐振峰值被压制了很多。最右侧列出的是电容库中所有符合条件的电容，符合条件的电容就会被勾选。

Sigrity OptimizePI Post-Layout Analysis模式可以对已经配置好电容的layout文件进行优化分析，通过仿真，在保证PDN性能的前提下，优化掉不必要的电容，从而降低成本，如何分析，以下图为例进行说明。Xml文件就是电容S参数的向导，让Optimize PI软件能够读取电容的S参数文件。默认U*,A*,B*,Q*,P*都视为IC，本例中J是VRAM，注意将J*去掉。用该高斯波形模拟噪声，后续报告中会显示U1这个端口的在噪声激励下的纹波电压。可以根据需要更改过滤规则。