
FPGA
文章平均质量分 92
Jin_chenlang
这个作者很懒,什么都没留下…
展开
-
基于FPGA的频率计
1 简介频率计又称为频率计数器,是一种专门对被测信号频率进行测量的电子测量仪器。2 传统测量法传统测量法有两种:周期测量法 和 频率测量法。2.1 周期测量法原理:先测出被测信号的周期 TTT,然后根据频率 f=1Tf=\frac{1}{T}f=T1 求出被测信号的频率。实现方法:数一个被测信号的周期内有多少个基准时钟,用基准时钟的总周期数来代替被测信号的周期 TTT。误差:被测信号和基准时钟存在一定的错位 △t△t△t。但假如被测信号的频率比较低,脉冲宽度很宽,当基准时钟频率很低,与原创 2021-07-27 17:04:29 · 14752 阅读 · 9 评论 -
基于FPGA的DDS参考设计
1 原理1. 定义DDS(Direct Digital Synthesizer)即数字合成器,是一种新型的频率合成技术,具有相对带宽大,频率转换时间短,分辨率高和相位连续性好等优点。较容易实现频率、相位以及幅度的数控调制,广泛应用于通信领域。2. 基本结构图DDS主要由相位累加器、相位调制器、波形数据表以及D/A转换器构成。3. 基本原理通过MATLAB可以生成一组2N个点的正弦波查找表,如果系统时钟(Fclk)按地址加1顺序循环读取ROM查找表的值,则可以产生一个周期为fclk/2N的正弦波原创 2021-07-17 20:05:12 · 1026 阅读 · 0 评论 -
Verilog实验
1 多路选择器1.1 MUX21代码://MUX21module MUX(IN0,IN1,SEL,OUT);parameter WL = 16; // 输入输出数据信号位宽input [WL-1:0] IN0, IN1;// 选择器的两个输入数据信号input SEL; // 通道选通的控制信号output[WL-1:0] OUT; // 选择器的输出数据信号reg [WL-1:0] OUT;always @(IN0 or IN1原创 2021-06-06 02:45:29 · 1133 阅读 · 0 评论