本文介绍了闩锁效应（LUP）在芯片设计中的重要性，阐述了LUP的基本原理，即CMOS中形成的正反馈回路可能导致芯片失效。讨论了消除LUP的三种方法，包括减少扰动、调整BJT放大系数和确保BJT不工作在放大区，并提及了后端设计中的tap cell角色。作者强调了防止LUP和静电防护在芯片设计中的必要性。
闩锁效应，latch up，是个非常重要的问题。现在的芯片设计都不可避免的要考虑它。我今天就简单地梳理一下LUP的一些问题。
啥是所谓的latch up呢？一句话总结起来很简单：CMOS中形成了两个BJT，基极和集电极接在了一起，形成正反馈回路，电流大到一定程度可能会使芯片失效甚至烧坏芯片。这两个BJT其实就是一个npnp的结构，pmos的源/漏、n阱、nmos的p衬底构成一个pnp的BJT，而pmos的n阱、nmos的p衬底、nmos的源漏构成一个npn的BJT。这两个BJT共用了nmos的p substrate、pmos的n well，其等效电路图相当于这两个BJT的base和collector接在一起了。我在网上随便找了个图大家可以参考，图中的各种电阻啥的可以忽略，就看三极管怎么连的就行。
重点来了，假设现在有一个扰动，使得pmos的n well电势小于Vdd，其电势差大于PNP的开启电压，发射极正偏，PNP就工作在放大状态了，集电极出来的放大的电流将是基极电流的一个倍数，而这个电流也相当于NPN基极电流，此时NPN也会在放大区，NPN放大出来的电流又是PNP的基极电流。这就形成了一个正反馈的回路，你放大我，我放大你，只要这两个放大系数之积大于1&#
最低0.47元/天 解锁文章
扫一扫
被折叠的 条评论
为什么被折叠?
到【灌水乐园】发言
