Quartus-II13.1三种方式实现D触发器及时序仿真

weixin_50909683

于 2022-03-15 13:59:33 发布

阅读量957

点赞数 1

文章标签： fpga开发硬件工程

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/weixin_50909683/article/details/123500544

版权

本文详细介绍了在Quartus-II 13.1中通过三种方法实现D触发器及其时序仿真的步骤：一是使用门电路设计并进行仿真；二是直接调用D触发器组件进行仿真；三是通过Verilog语言编写D触发器并进行仿真。每个步骤都包含了工程创建、电路设计、波形文件创建和仿真结果展示。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

文章目录

一、在Quartus-II中自己用门电路设计一个D触发器及仿真
二、在Quartus-II中直接调用一个D触发器及仿真
三、在Quartus-II中用Verilog语言写一个D触发器及仿真
四、参考链接

一、在Quartus-II中自己用门电路设计一个D触发器及仿真

1、创建工程

File->New Project Wizard，选择存储路径和工程名称：
在这里插入图片描述
选择芯片类型和型号：

完成工程创建，点击Finish：：

2.创建方框文件

选择New：
在这里插入图片描述
选择Block Diagram/Schematic File：

选择nand2，二个输入的与非门，依次添加四个and2和一个非门not：

最低0.47元/天解锁文章

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。