ZYNQ linux uart16550使用

已于 2024-06-30 17:36:33 修改
阅读量1.3k 收藏 17
点赞数 8
文章标签： linux fpga开发
于 2024-06-30 17:32:51 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_48901126/article/details/140083280
版权

本文是基于Vivado2018.3和petalinux2018.3进行设计的

1 block design设计

创建vivado工程，添加zynq系统核，选择需要的功能，对参数进行设置

添加uart16550 ip核，连接sin(输入rx),sout(输出tx)，可以使用自动连接

连接完成后如下图所示

仿真综合生成比特流后，File-export-export hardware,将导出的hdf文件发送到linux环境下。

2petalinux设计

本章请参考正点原子《领航者ZYNQ之嵌入式Linux开发指南_V2.2》第20章

感谢正点原子  ZYNQ领航者V2开发板 — 正点原子资料下载中心 1.0.0 文档

创建工程，读取hdf文件，生成设备树文件，内

最低0.47元/天 解锁文章
ZYNQ AXI UART 16550 IP核扩展RS485接口实战指南
QQ_778132974的博客
04-21 270
/ Verilog实现的串并转换模块input clk,// 起始位// 数据位// 停止位endcaseendendmodule通过本文的实践，开发者可快速掌握ZYNQ平台下RS485通信系统的构建方法。标准化接口：符合AMBA总线规范，便于系统集成灵活扩展：支持级联多个IP核实现32+串口扩展工业级可靠性：内置16字节FIFO，降低中断频率创新提示：结合网页5提到的AXI-Lite总线架构，读者可尝试实现软件定义串口。
ZYNQ axi uart16550 IP核扩展485接口使用
热门推荐
wangjie36的博客
09-22 1万+
UART16550除了拥有AXI UART Lite的全部功能外，还提供1.5bit和2bit停止位，在可配置波特率的基础上还可以使用外部时钟供给串口接收模块，经测试发现，其波特率可以达到linux中tty设备定义的最大波特率，也就是4.5Mbps。5，将启动文件复制到SD卡，打开PC端的串口调试助手，查看/dev下的文件，可以看到系统中多了ttyS0~ttyS15,本次系统中可以使用的是ttyS2~ttyS11, 因为在aliases节点下ARM端的两个串口已经占用了serial0和serial1。
[实战]Zynq设备树详细教程
最新发布
极客不孤独的博客
04-01 1164
本文详细介绍了zynq linux 设备树的使用方法。
uart_16550
04-06
uart_16550，VHDL语言，供参考学习使用
16550_serpi-master_16550_16550驱动_linux串口_UART16550_
10-02
UART 16550 串口驱动程序的linux源代码
在ZYNQ的PL侧添加串口IP16550
Programmer always be alone
02-10 2390
环境 软件：vivado2017.4 硬件：黑金7017的开发板 步骤： 1、使用黑金例程中的ps_axi_led例程中进行添加pl侧的16550IP核 2、添加16550IP核、Constant IP核链接如下： Contant连接的freeze输出默认0 Contant连接的rin和ctsn输出默认1 将16550的sin和sout引出 添加管脚约束 ...
UART 16550 IP核使用详解
u011565038的博客
05-16 6782
AXI UART 16550是Xilinx FPGA中提供的一个UART IP核，它允许通过AXI接口与UART设备进行通信。本文描述了如何使用Xilinx的Vivado Design Suite环境中的工具来定制和生成 UART 16550 IP核，以及如何配置和使用该IP核。
ZYNQ 7020 UART0 串口程序，全工程文件，可以直接使用
07-14
在本文中，我们将深入探讨如何使用ZYNQ 7020 SoC的UART0进行串口通信，并基于描述中的信息提供一个详细的实践教程。ZYNQ 7020是Xilinx公司的一款高度集成的片上系统（SoC），集成了ARM Cortex-A9双核处理器（PS，...
ZYNQ PL 添加IP 串口UART AXI UART16550
baidu_41704597的博客
12-19 1万+
目录开发环境、硬件FPGA部分SDK部分PL串口相关寄存器 开发环境、硬件 vivado2018.3 正点原子领航者v2开发板 7020 使用管脚：COM2 对应PL的K14 M15 FPGA部分 open block design 添加PS部分 双击进行配置 配置PS串口 设置ddr内存 设置时钟，FCLK就是PL时钟 设置中断用于PL串口 添加uart IP核 Run Block Automation Run Connection Automation 连接中断到IRQ_F2P（
Xilinx Zynq UART16550 开发手册
gitblog_06623的博客
09-26 557
Xilinx Zynq UART16550 开发手册 【下载地址】zynquart16550高速串口.pdf 本仓库提供了一份关于Xilinx Zynq平台上的UART16550开发手册。该手册详细介绍了如何在Zynq平台上使用UART16550进行高速串口通信，以及如何通过FPGA配置总线串口，并完全由ARM处理器操作...
深入理解zynq uart16550的使用（含vivado工程、设备树、内核配置、步骤文档），PL实现9路uart16550
12-11
项目实施过程中，采用zynq系列芯片，由于zynq自身PS侧仅仅提供两路串口，无法满足实际需求。这就需要从PL侧扩展出来多路串口出来。网上也有一些针对的使用步骤，但是都不够友好，缺少很多细节上的步骤，很难调试成功。本文基于vivado工程PL侧实现9路uart16550，实现串口扩展。 1.Xilinx提供了两个常用的AXI接口的串口IP核，uart16550、uartlite，文章对比了两种IP核的优缺点，说明了使用场景。 2.vivado工程PL侧实现9路uart16550，顶层文件中，使用Verilog代码实现串口收发管脚短接 3.自动生成设备树 4.内核配置项的改动，不同版本内核配置项改动不一样，在步骤文档中都有截图说明 5.上板子调试过程，展示了/dev下设备节点，以及环路测试结果 6.提出一些调试过程的注意事项
UART16550技术文档
06-05
UART16550的技术文档，对其进行了详细说明
16550串口芯片
07-31
可以作为扩展串口使用，该芯片具有很好的扩展功能
uart_16550的逻辑core代码，已测试通过
02-20
串口16550的core代码，UART16550的基本结构由CPU接口模块、波特率发生器、FIFO控制器、发送/接收FIFO和发送/接收模块共7个部分组成。 CPU通UART的CPU接口模块配置整个UART, 波特率发生器在CPU写入初始值后产生需要的波特率,控制发送和接收模块在设定的波特率下工作。CPU通过接口模块向发送 FIFO内写入需要发送的8位数据,同时发送模块开始读取FIFO中的数据,并加入起始位、奇偶校验位和停止位后以串行发送的方式传输给串行接收设备。
xilinx,zynq uart16550开发手册
04-22
xilinx,zynq uart16550开发手册，zynq高速串口，uart16550，fpga配置总线串口，完全由arm操作串口。
ZYNQ UltraScale MPSOC，使用PL端AXI_UART16550IP核，且在PS端控制下实现RS485通信，接收不同帧长报文数据-----中断方式
Howe Tan 浪漫的季节的博客
06-24 6157
ZYNQ UltraScale MPSOC，使用PL端AXI_UART16550IP核，且在PS端控制下实现RS485通信，接收不同帧长报文数据-----中断方式。硬件环境：Xilinx ZynqMP XCZU15eg-ffvb1156-2-i软件环境：
MicroBlaze系列教程（5）：AXI_UART16550的使用
whik1194的博客
02-12 3818
axi-uart16550是Xilinx的一款串口IP核，支持配置成16450或16550模式，16550和16450是指的早期电脑主板上的串口芯片型号，16550相比于16450多了FIFO，现在已经很少使用。相比于，16550支持1或2位停止位，包括uartlite所有的功能，而且支持在SDK中灵活对波特率、数据、校验方式进行配置。与uartlite不同的是，不能单独指定发送中断和接收中断函数，只有一个中断函数，通过event参数来区分当前是发送或接收中断。
MicroBlaze系列教程：AXI_UART16550的应用详解
CodeMaven的博客
09-21 1560
在本教程中，我们将重点介绍如何在MicroBlaze处理器上使用AXI_UART16550 IP核。AXI_UART16550是一种高性能串行通信IP核，它提供了可靠的数据传输和流控制功能。通过学习如何使用AXI_UART16550 IP核，您将能够在嵌入式系统中实现可靠的串行通信。在开始之前，请确保您已经熟悉MicroBlaze处理器的基本知识，并已经搭建好相应的开发环境。步骤1：IP核的添加 首先，我们需要在您的Vivado项目中添加AXI_UART16550 IP核。请按照以下步骤操作：步骤2：IP核
使用axi_uart16550 IP
qq_32134427的博客
10-15 5101
使用axi_uart16550 IP 本文介绍如何使用axi_uart16550这个IP来输出打印信息。 这里关于如何使用vivado搭建工程不做描述，与我们通用的microblaze工程是一致的。 我们只是针对c代码如何编写做出说明： #include“xuartns550_l.h” #define UART_BASEADDR XPAR_UARTNS550_0_BASEADDR #define UART_CLOCK_HZ XPAR_UARTNS550_0_CLOCK_FREQ_HZ #define U
zynq linux uart编程
05-29
Zynq是一种基于FPGA和ARM Cortex-A9处理器的SoC芯片，它可以运行Linux操作系统。下面是Zynq Linux下使用UART进行通信的基本步骤： 1. 在设备树中配置UART设备。打开设备树文件（.dts或.dtsi），找到UART节点，并配置对应的属性，如波特率、数据位、停止位、校验等。 2. 在Linux应用程序中打开UART设备。使用open()函数打开/dev/ttyPS0（PS表示processing system，PL表示programmable logic），并设置串口属性，如波特率、数据位、停止位、校验等。 3. 使用read()和write()函数进行数据读写。read()函数从串口读取数据，write()函数向串口发送数据。 下面是一段使用UART进行数据收发的示例代码： ```c #include <stdio.h> #include <fcntl.h> #include <termios.h> #include <unistd.h> int main() { int fd; struct termios options; // 打开UART设备 fd = open("/dev/ttyPS0", O_RDWR | O_NOCTTY | O_NDELAY); if (fd == -1) { perror("open"); return -1; } // 配置串口属性 tcgetattr(fd, &options); cfsetispeed(&options, B115200); cfsetospeed(&options, B115200); options.c_cflag |= (CLOCAL | CREAD); options.c_cflag &= ~PARENB; options.c_cflag &= ~CSTOPB; options.c_cflag &= ~CSIZE; options.c_cflag |= CS8; options.c_lflag &= ~(ICANON | ECHO | ECHOE | ISIG); options.c_iflag &= ~(IXON | IXOFF | IXANY); options.c_oflag &= ~OPOST; tcsetattr(fd, TCSANOW, &options); // 发送数据 char buf[] = "Hello, UART!"; write(fd, buf, sizeof(buf)); // 接收数据 char buf2[256]; int len = read(fd, buf2, sizeof(buf2)); buf2[len] = '\0'; printf("Received: %s\n", buf2); // 关闭UART设备 close(fd); return 0; } ``` 注意：以上代码仅供参考，实际使用时需要根据具体的硬件和应用场景进行修改。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值