- 博客(9)
- 收藏
- 关注
原创 Verilog语法练习
基于HDLBits的练习题来对Verilog的语法有一个初步的了解和掌握。题还未做完,我会努力持续更新的。一.入门Step oneBuild a circuit with no inputs and one output. That output should always drive 1 (or logic high).module top_module( output one );// Insert your code here assign one = 1;end..
2021-12-24 21:44:09
552
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人