Vivado 2018.3 MIG 7 series IP核 导致的闪退问题解决方法

问题

win10/centos 7 环境中，vivado 2018.3 版本下，单纯使用 MIG 7 series IP核，可以正常综合、仿真。

若先在Block Design中添加Microblaze，再加入MIG 7 series IP，作为DDR3 Ram，validate design、综合等均会出现闪退问题，工程文件夹下会出现名为“hs_err_pidxxxxxxx.log”的日志文件，文件内容：

#
# An unexpected error has occurred (EXCEPTION_ACCESS_VIOLATION)
#
Stack:
no stack trace available, please use hs_err_<pid>.dmp instead.

解决方法

安装Vivado 2018.2