weixin_45931079的博客

​ 译码是编码的逆过程，译码器可以将输入的二进制数转化为表示其原来含义的输出信号。半加器是指两个输入数据位相加，输出一个结果位和进位，没有进位输入的加法器电路。：从系统级开始，把系统分为基本单元，然后再把每个单元划分为下一层次的基本单元，直到可以用EDA元件库中的原件实现为止。​ 多路选择器就是数据选择器。​ 加法器是数字电路中的一种基本器件，主要用于两个数或者多个数的加和，加法器包括。，是一种在异步电路系统中，对输入信号电平敏感的单元，用来存储信息。，与其他时刻的输入状态无关，无存储电路，无反馈电路。

​ 通过vivado、modelsim软件，Verilog语言实现按键key对LED发光二极管的控制。

Verilog HDL语言的语法更加自由、易学易用，适合算法级、门级设计，代码简洁，发展较快。而VHDL语言的语法更加严谨、较难上手，适合系统级设计，代码冗长，发展缓慢。为：归约运算符>算术运算符>移位运算符>关系运算符>"==“和“!=”>按位运算符>逻辑运算符>条件运算符。系统函数：Verilog语言预先定义的函数，大多数只能在方针中使用。来描述数字系统硬件的结构和行为的语言，用它可以表示。，还可以表示数字逻辑系统所完成的逻辑功能。​ Verilog HDL是一种。阻塞赋值和非阻塞赋值。

​ FPGA全称Field Programmable Gate Array，意为现场可编程门阵列，是一种以数字电路为基础的集成芯片，属于可编程逻辑器件PLD的一种。​ 通信、汽车驾驶、视频图像处理、IC原型验证、数字信号处理、人工智能等。​ 包括PROM、PLA、PAL、GAL、CPLD、FPGA等。​ 速度快、效率高、低延时、可重构、开发灵活、接口丰富。，其中专用集成电路包括。