XILINX FPGA数字信号处理——3、数字的表示和运算的实现

最新推荐文章于 2023-12-12 11:01:01 发布

weixin_45878159

最新推荐文章于 2023-12-12 11:01:01 发布

阅读量633

点赞数 1

分类专栏： XILINX FPGA 数字信号处理阅读笔记文章标签： fpga 数字信号处理

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/weixin_45878159/article/details/116757858

版权

XILINX FPGA 数字信号处理阅读笔记专栏收录该内容

16 篇文章

订阅专栏

XILINX FPGA数字信号处理——3、数字的表示和运算的实现

一个字节的有符号数源码可以有两种方式表示0，即：00000000，表示+0，而10000000，表示-0。补码解决了0有多种表示的问题以及需要循环进位的问题。

在这里插入图片描述

在Verilog HDL中a%b的符号由a决定

在这里插入图片描述

使用定点时的量化将有±1/2LSB（最低有效位）的误差。
量化就是使用有限数位来表示无限精度的数。

四舍五入是一种更准确地方法，但同时也是更复杂的技术，该技术需要进行一个加法操作，然后再直接截断。该过程等价于十进制的四舍五入，即通过在7.89上加0.05然后再截断到7.9来舍入到一个小数位。因此，简单的四舍五入的操作需要一个加法操作。

FPGA中不建议使用浮点数处理功能，这是因为：
（1）浮点运算速度慢
（2）FPU占用大量的逻辑设计资源

在这里插入图片描述

评论

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。