自定义博客皮肤VIP专享

*博客头图：

点击选择上传的图片

格式为PNG、JPG，宽度*高度大于1920*100像素，不超过2MB，主视觉建议放在右侧，请参照线上博客头图

请上传大于1920*100像素的图片！

博客底图：

点击选择上传的图片

图片格式为PNG、JPG，不超过1MB，可上下左右平铺至整个背景

栏目图：

点击选择上传的图片

图片格式为PNG、JPG，图片宽度*高度为300*38像素，不超过0.5MB

主标题颜色：

RGB颜色，例如：#AFAFAF

Hover：

RGB颜色，例如：#AFAFAF

副标题颜色：

RGB颜色，例如：#AFAFAF

预览取消提交

自定义博客皮肤

weixin_45614076的博客

博客等级

码龄6年

关注

私信

Mt2015 muxdff
Monkey of Semi: 题目不是说了：Assume that you want to implement hierarchical Verilog code for this circuit, using three instantiations of a submodule that has a flip-flop and multiplexer in it. Write a Verilog module (containing one flip-flop and multiplexer) named top_module for this submodule.
Mt2015 muxdff
juno: module top_module ( input clk, input L, input r_in, input q_in, output reg Q); always @(posedge clk) begin if (L) Q <= r_in; else Q <= q_in; end endmodule 不是更简洁吗？
SPI协议的verilog实现（spi master slave联合实现）
KK_KACO: 对sck 时钟的处理有问题，不能这么使用时钟信号进行设计，应该是由clk 产生sck，把这个时钟提供给slave用于数据采样
systemverilog学习--- coverage（覆盖率）
直角转弯只漂移: 博主的名字因吹斯汀
verilog实战（1）自动售卖饮料机
2401_84193466: 这个测试代码加载不出来波形啊