verilog
文章平均质量分 50
heisenberg.liu
这个作者很懒,什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
HLS4ML进入方法
000原创 2022-06-14 19:56:07 · 1790 阅读 · 0 评论 -
HDLbits错题
1.BCDadd100参考HDLBits Day5 Bcdadd100变量下标中有变量的情况注意大小端表示步骤 注意整个工程大小端必须一致1.定义的变量是大端还是小端模式2.看升序(+:)还是降序(-:)3.看位宽并进行转换定义reg [31:0] big_vect;reg [0:31] little_vect;解释big_vect [0 +: 8] 从0 开始,升序,位宽为8 ======》》》》》big_vect [7 :0]little_vect原创 2021-05-19 17:12:19 · 677 阅读 · 0 评论 -
ISE modelsim仿真报错解决方法
ISE modelsim仿真遇到了这个报错WARNING: unable to resolve env var in modelsim.ini file entry: $::env(MODEL_TECH)/…/stdWARNING: unable to resolve env var in modelsim.ini file entry: $::env(MODEL_TECH)/…/ieee...原创 2020-04-29 15:14:36 · 3404 阅读 · 1 评论
分享