FPGA入门学习笔记(五)Vivado模块化设计

该文提供了两个Verilog模块,一个用于LED闪灯的控制逻辑,另一个是测试模块。主模块`led_flashself`计数并切换LED状态,测试模块`led_flashself_test`实例化了多个主模块以控制多个LED,并通过参数调整闪灯频率。同时,还有一个仿真测试模块`led_flashself_tb`用于验证设计功能。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >

仿真结果

在这里插入图片描述

设计文件程序

module led_flashself(
    input Clk,
    input Reset_n,
    output reg Led
);
    reg [24:0] counter;
    parameter MCNT = 25'd24999999;
    always@(posedge Clk or negedge Reset_n)begin
        if(!Reset_n)
            counter <= 0;
        else if(counter == MCNT)
            counter <= 0;
        else
            counter <= counter + 1'd1;
    end
    always@(posedge Clk or negedge Reset_n)begin
        if(!Reset_n)
            Led <= 0;
        else if(counter == MCNT)
            Led <= !Led;
    end
endmodule
module led_flashself_test(
    input Clk,
    input Reset_n,
    output [4:0] Led

);
    led_flashself led_flashself_0(
        .Clk(Clk),
        .Reset_n(Reset_n),
        .Led(Led[0])
    );
    defparam led_flashself_0.MCNT = 25'd24999999;
        
    led_flashself led_flashself_1(
        .Clk(Clk),
        .Reset_n(Reset_n),
        .Led(Led[1])
    );
    defparam led_flashself_1.MCNT = 25'd2499999;
        
    led_flashself led_flashself_2(
        .Clk(Clk),
        .Reset_n(Reset_n),
        .Led(Led[2])
    );
    defparam led_flashself_2.MCNT = 25'd4999999;
        
    led_flashself led_flashself_3(
        .Clk(Clk),
        .Reset_n(Reset_n),
        .Led(Led[3])
    );
    defparam led_flashself_3.MCNT = 25'd7499999;
        
    led_flashself led_flashself_4(
        .Clk(Clk),
        .Reset_n(Reset_n),
        .Led(Led[4])
    );
    defparam led_flashself_4.MCNT = 25'd9999999;

endmodule

仿真文件程序

`timescale 1ns/1ns
module led_flashself_tb();
    reg Clk;
    reg Reset_n;
    wire [4:0]Led;
    led_flashself_test led_flashself_sim(
        .Clk(Clk),
        .Reset_n(Reset_n),
        .Led(Led)
    );
    initial Clk <= 0;
    always #20 Clk <= !Clk;
    initial begin
        Reset_n <= 0;
        #200;
        Reset_n <= 1;
        #2000000;
    end

endmodule
### Vivado 中粒模块的操作指南 #### 1. 子模块的概念与优势 在 Vivado 设计环境中,可以利用其特性实现在顶层模块中不断实模块的功能,从而实现多模块联合仿真。这样做能够简 testbench 的编写工作,因为不需要为每个子模块单独编写测试平台代码[^1]。 然而,这种方法也有局限性:它仅提供了一个针对整个系统的单一测试平台,使得难以独立地对各个组件进行全面细致的检验。因此,在某些情况下可能需要考虑其他方式来进行更加精细级别的调试和验证。 #### 2. 实过程中的注意事项 当在一个较大的项目里使用 Verilog 或 VHDL 进行硬件描述编程时,经常涉及到将较小的功能单元组合成更大的结构体。在这个过程中,“模块”扮演着至关重要的角色。对于 Verilog 来说,这通常意味着要在父级(或称为“顶级”)实体中引入并配置好下层元件的具体属性及其输入/输出接口定义[^4]。 具体而言,为了成功完成这一操作,开发者应当遵循以下几点建议: - **端口匹配**:确保所使用的信号名称以及它们之间的连接关系完全符合预期的设计意图; - **参数传递**:如果目标 IP 核含有可调整设置项,则可通过指定相应的初始值来定制其实现细节; - **命名约定**:采用统一且易于理解的方式给定各部分对象的名字,比如前缀加上原始文件名的形式; #### 3. 参数技术的应用场景 有时,设计者希望能够在不改变底层逻辑的前提下灵活更改一些常量数值或是行为模式。此时便可以用到所谓的“参数”。如,假设某个特定电路块接受外部提供的频率作为参考源之一,那么就可以让该参数成为用户可控变量的一部分,进而方便后续维护期间快速适应新的应用场景变需求[^2]。 ```verilog // 定义带参子模块语法示 module top_module ( input wire clk, output reg [7:0] led_out ); // 声明局部参数用于自定义子模块的行为特征 localparam WIDTH = 8; // 对名为 'sub_mod' 的子模块进行实,并传入宽度参数 sub_module #(.WIDTH(WIDTH)) u_sub_mod( .clk(clk), .data_out(led_out) ); endmodule ``` 上述代码片段展示了如何通过 `localparam` 关键字设定一个本地范围内的固定值,并将其应用于即将创建的新实之中。这种做法既提高了代码重用率又增强了灵活性。
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值