- 博客(13)
- 收藏
- 关注
RSS订阅原创 ISE在线逻辑分析仪Chipscope的使用
和 Quartus 的 SingleTapII 类似， ISE 也有自己的内置在线逻辑分析仪 Chipscope，在这里记录一下 Chipscope 的主要使用方法，以便以后回顾。本文使用 UART 串口回环模块进行验证，我们要抓取的信号是子模块 UART_RX 中的波特率计数器：cnt_baud，位宽 13bit，理论计数范围是0~5207，使能 rx_en 拉高的时候进行循环计数。
2023-05-01 09:28:19
4173
原创 使用Git进行代码版本管理
以前笔者对代码版本管理都是打包成一个压缩包文件。当版本数较多时，管理起来实在是费心费力。最近接触到代码版本管理器工具Git，了解学习后，用起来实在是太香了，写一篇文章捋一下Git的基本操作代码和流程，给自己以后的代码管理提供一个参考。
2022-09-28 17:16:07
3437
原创 【Verilog】generate-for循环语句执行语句不能对多位宽数据赋值
在采用generate - for 语句实现LFSR的过程中，发现其循环执行语句不能对多位宽的变量进行赋值。
2022-09-12 20:37:01
774
原创 【Verilog】 语法基础小知识总结
最近又针对Verilog基础语法做了一些练习，提炼了一些以前没有注意或者尚未学习到的基础小知识，在这里做一个总结，以便以后复习和回顾。
2022-09-04 20:04:08
547
原创 【FPGA学习】使用SingalTap II 抓取波形
最近学习了在Quarus II 中运用嵌入式逻辑分析仪Singal Tap II 对数据波形进行抓取，对实现过程作一个记录和总结
2022-08-28 19:45:01
3226
4
原创 【Verilog】状态机代码风格
一个好的状态机的代码风格易于更简洁地实现功能、便于修改内容和查找bug，所以在刚开始学习时养成一个很好的代码风格是很有必要的，本文用简单的售货机作为例子，分享一下自己在状态机代码编写时的一些理解。...
2022-07-23 21:44:16
1513
原创 【FPGA学习】实例一、Cyclone IV串口通信(RS232)
刚开始学习FPGA开发，项目中用到了串口RS232协议进行通信，记录一下设计思路和设计过程。
2022-07-18 23:46:28
2383
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人