Allegro 2022中PCB Editor选择allegro pcb design，提取走线拓扑sigxplorer不同办法区别

PCB Editor–allegro pcb design–打开.brd文档；
analyze–probe–打开

signal analyze–net中选择“*” 可以打开所有net，选择需求net，选择
view topology,可以在signal xplorer中看到对应的走线拓扑。

注意：如果signal xplorer没有提早打开的话，这时候从PCB Design中
打开，signal xplorer中没有setup设置，只有set，如下

这时候没办法设置拓扑约束条件并update回PCB Design文件里；

需要提前在
Sigxplorer中选择allegro sigrity si,打开；

再在pcb digner中提取拓扑，可以看到有setup选项，可以设置拓扑约束条件，如下