IBERT IP使用实例

1 新建IP:IBERT IP设置(vivado2015.1)

1.1 Protocol Definition

图  1 Protocol Definition设置

        Protocol选择“Custom1”,即无协议;LineRate(数据速率)选择“10Gbps”;DataWidth(用户数据位宽)选择“32bits”;Refclk(GTX参考时钟)选择125MHz;Quad Count(Quad时钟数量)选择“1”(当需要同时测试多个时,可以同时选择多个);Quad Pll(大于6Gbps时选择)设置为选中状态。这里Refclk是来自时钟管理芯片的125MHz时钟。

1.2 Protocol Selection

图  2 Protocol Selection设置

        根据工程和原理图,选择使用Quad_117,在其后选择Protocol为“Custom1/10Gbps”、Refclk为“MGTREFCLK1 117”、TXUSRCLK Source为“channel 0”(根据实际情况)。

1.3 Clock settings

图  3 Clock settings设置

        系统时钟(用作Ibrt的系统时钟),这里选择来自时钟管理芯片的100MHz时钟(也可以直接选择Quad内置的时钟)。因此,选择Source为“External”;根据原理图,I/O Standard为“DIFF HSTL II 18”、P Package Pin为“T26”、N Package Pin为“T27”、Frequency为100MHz。

1.4 summary

图  4 IP设置概况

        完成IP设置后,生成IP,并右键打开示例工程,直接跑比特流进行调试。

        注意:有的板卡提供的光口没有将TX_disable引脚默认接地,而是通过IO口连接到FPGA芯片内部,因此需要将该引脚定义并约束后初始化为低电平(assign TX_disable = 1’b0)。否则,光模块无法通过TX进行发射。

2 测试结果

        随着传输Bits的增加,误码率BER会逐渐减小,而Errors始终为0,硬件环路工作正常。 

图  5 外部光纤回环(Loopback Modes:None)

图  6 X0Y8、X0Y10远端PMA回环(X0Y9、X0Y11 Loopback Mode:Far-End PMA)

图  7 X0Y8、X0Y10远端PCS回环(X0Y9、X0Y11 Loopback Mode:Far-End PCS)

图  8 X0Y9、X0Y11远端PMA回环(X0Y8、X0Y10 Loopback Mode:Far-End PMA)

图  9 X0Y9、X0Y11远端PCS回环(X0Y8、X0Y10 Loopback Mode:Far-End PCS)

要通过Vivado设计7Series GTX Transceivers并利用IBERT工具评估性能,同时确保资源利用最佳化,首先需要熟悉IBERT工具的功能和操作。《7Series GTX Transceivers v3.0: IBERT测试与设计指南》将为你提供必要的技术细节和操作步骤。 参考资源链接:[7Series GTX Transceivers v3.0: IBERT测试与设计指南](https://wenku.youkuaiyun.com/doc/85ffx5ucg7?spm=1055.2569.3001.10343) 在设计过程中,首先要通过Vivado生成IBERT IP核。在IP Catalog中选择并配置IBERT IP,指定GTX Transceiver的实例,并进行适当的参数设置,如数据速率、协议和测试模式等。通过这种方式,可以创建一个符合设计要求的IBERT实例。 生成IP后,在Vivado中将IBERT集成到你的设计里。在实施阶段,IBERT将作为一个功能模块参与综合、实现和布局布线(Implementation)流程。此时,可以根据需要进行性能和资源占用的初步评估。 设计完成后,使用Vivado的实现工具(Implementation)进行时序分析,确保设计满足时钟要求。然后,通过编程FPGA并加载IBERT配置文件来运行IBERTIBERT将模拟不同的数据传输条件,并报告比特错误率(BER)和眼图等性能指标。 在IBERT运行期间,密切关注资源利用情况。Vivado提供了分析工具,如资源利用率报告和功耗分析,来帮助你评估设计对逻辑、时钟和I/O资源的使用。如果资源使用超出预算,可以通过优化设计和调整约束来降低资源占用。 如果在性能评估中发现问题,可以利用Vivado提供的调试工具和在线资源进行问题定位。同时,参考《7Series GTX Transceivers v3.0: IBERT测试与设计指南》中关于调试的章节,以获取更多针对性的调试技巧。 当你的设计通过了IBERT的性能测试,并且资源利用达到了预期的目标,那么设计就可以认为是成功的。这时,你可以进一步根据项目需求进行微调或生成最终的比特流文件进行FPGA配置。 完成以上步骤后,建议继续参考Xilinx提供的其他资源,例如参考设计和技术支持,以进一步提升你的设计水平。这样不仅可以解决当前的设计问题,还可以在今后的项目中更有效地利用7Series GTX Transceivers的性能,实现最佳资源利用。 参考资源链接:[7Series GTX Transceivers v3.0: IBERT测试与设计指南](https://wenku.youkuaiyun.com/doc/85ffx5ucg7?spm=1055.2569.3001.10343)
评论
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值