weixin_44605777的博客

在本节，我想把我的八条指令的CPU的代码，再整理一遍（附加测试指令），贴出来，综合仿真结果正确。为什么要再写一次八条指令的呢？之前已经开始31条了。主要原因一个是老师在上节课中加入上板的代码之后，程序出现了很多警告，没有完全搞明白；另一个是一切只能从简单做起，只有把简单的搞通透了，才能扩展出更加复杂的指令。下面开始每个模块：一.译码器：//译码器部分module decoder(input [31:0] inst,//32位的指令输入input clk, //时钟控制信号in

单周期CPU设计(四)从本篇开始，设计我的31条单周期CPU啦首先，平台是vivado2016.2其次，分析31条指令的功能接下来，画出总的数据通路下面是，控制通路设计最后，用verilog实现各模块分析31条指令的功能31条指令总的数据通路31条指令控制信号表今天设计好了31条指令CPU的各个模块（有pcreg,add8,D_FF不理解），下次设计顶层模块。...

今天将大部分涉及到的部件进行了行为级建模，并实例化顶层CPU模块。下面是综合后的逻辑电路图：（还不是很完整，但现在没有语法错误）今天在行为级建模的过程中，遇到以下语法问题：1.用integer整型变量做while循环时，要注意对变量的赋初值的位置：以下是标准格式：2.在实例化每个模块时，注意对应位置上的变量应是一一对应的。比如二路选择器中的0、1端口的对应位置输入易出错。3.在CPU设计过程中，各个内部部件之间的连线较多，注意定义wire类型进行联通时，不要重复定义。目前，就这么多问题，现在

单周期CPU设计(一)设计过程分两步，首先，根据所设计的所有汇编指令的功能及指令格式，完成CPU的数据通路设计；其次，根据指令功能和数据通路设计控制部件。数据通路的一般设计方法：1.根据指令的功能，确定每条指令在执行过程中所需要的部件。2.所用的部件用表格列出，并在表格中填入每个部件的输入来源。3.根据表格所涉及的部件及部件的输入来源，画出每条指令的数据通路。4.将所有指令数据通路汇总成一个总的数据通路。以下仅描述ADDU.SUBU.OQI.SLL.LW.SW.BEQ.J八条指令的CPU设计