d_b_的博客

DC综合相关问题，时序问题（infeasible path）

谷歌量化白皮书，常用量化方法介绍

版权声明：本文为优快云博主「奇小葩」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.youkuaiyun.com/u012489236/article/details/107750942 学习完了DDR的基本组成和硬件结构

版权声明：本文为优快云博主「奇小葩」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.youkuaiyun.com/u012489236/article/details/107730731 内存是我们平常嵌入式系统中接触的比

文章目录深度学习中的Tensor 数据格式（N,C,H,W）一、深度学习框架中的图像格式2、数据格式3、物理存储3.1、NCHW3.2、NHWC3.3、CHWN：StridesBlocked layout4、RGB图像数据举例5、不同框架的支持深度学习中的Tensor 数据格式（N,C,H,W）参考：数据格式- 图解NCHW与NHWC数据格式NCHW-NHWC-NC/32HW32一、深度学习框架中的图像格式4DTensor格式：使用4D张量描述符来定义具有4个字母的2D图像批处理的格式数

（1）门级电路的功耗优化综述 　　门级电路的功耗优化(Gate Level Power Optimization，简称GLPO)是从已经映射的门级网表开始，对设计进行功耗的优化以满足功耗的约束，同时设计保持其性能，即满足设计规则和时序的要求。功耗优化前的设计是已经映射到工艺库的电路，如下图所示：  　　　　 　　门级电路的功耗优化包括了设计总功耗，动态功耗以及漏电功耗的优化。对设计做优化时，优化的优先次序如下：  　　　　 由此我们可以...

前面介绍了系统级的低功耗设计，换句话说就是在系统级降低功耗可以考虑的方面。系统级的低功耗设计，主要是由系统级设计、具有丰富经验的人员实现，虽然还轮不到我们设计，我们了解一下还是比较好的。我们前端设计人员的重点不在系统级设计上面，而是在RTL级（及综合）上面。下面我们就来介绍RTL编码与逻辑综合的低功耗设计，重点是门控时钟和操作数隔离技术。今天主要是讲解操作数和一些常见的方法；门控时钟由于内容比较多，所以写在后面。 ...

前面讲解了使用EDA工具（主要是power compiler）进行功耗分析的流程，这里我们将介绍在数字IC中进行低功耗设计的方法，同时也结合EDA工具（主要是Design Compiler）如何实现。我们的讲解的低功耗设计主要是自顶向下的设计，也就是说，我们首先介绍在系统架构层面上如何进行低功耗设计（或者可以从哪些方面进行低功耗设计）；然后我们在RTL层面和门级层面上介绍低功耗设计的方法，这两个种方法主要是依靠RT...

一、低功耗设计的目的 1.便携性设备等需求 　　电子产品在我们生活中扮演了极其重要的作用，便携性的电子设备便是其中一种。便携性设备需要电池供电、需要消耗电池的能量。在同等电能提供下，低功耗设计的产品就能够工作更长的时间。时间的就是生命，因此低功耗设计是很重要的。便携性的设备需要低功耗设备，比如说手机，如果充电两小时，通话5分钟，这谁还买你的手机...   2.可靠性与性能的影响 　　设备消耗电能...

前面学习了进行低功耗的目的个功耗的构成，今天就来分享一下功耗的分析。由于是面向数字IC前端设计的学习，所以这里的功耗分析是基于DC中的power compiler工具；更精确的功耗分析可以采用PT，关于PT的功耗分析可以查阅其他资料，这里不涉及使用PT的进行功耗分析。 　　(1)功耗分析与流程概述 　　上一个小节中讲解了功耗的构成，并且结合工艺库进行简要地介绍了功耗的计算。但是实际上，我们根本不可能人工地计算实...

文章目录sdc:基本的时序路径约束1、概念时序路径关键路径路径约束1、路径2（寄存器到寄存器的路径）约束2、路径1（输入到寄存器D端）的约束3、路径3（寄存器到输出端口）的约束4、路径4（输入到输出）的约束**（1）路径4：输入到输出****（2） 纯组合逻辑，内部没有时钟**2、实战设计（约束）规格书：.synopsys_dc.setup文件，设置DC启动环境common_setup.tcldc_setup.tcl.synopsys_dc.setup启动DC，查看 target_library信息书写约束

文章目录论文阅读----Ten Lessons From Three Generations Shaped Google's TPU V4i1, 论文常见缩写1) Domain Specific Architecture (DSA)2) A custom chip-to-chip interconnect fabric (ICI)3) P99 latency:4) SLA/SLO/SLI5) ISA(Instruction set architecture)6) MLPerf benchmarks 0.

版权声明：本文为优快云博主「yuzhong_沐阳」的原创文章，遵循CC 4.0 BY-SA版权协议，转载请附上原文出处链接及本声明。原文链接：https://blog.youkuaiyun.com/zhong_ethan/article/details/104759746文章目录0. 功耗源1. 动态功耗1.1 翻转功耗1.2 短路功耗2. 静态功耗2.1 亚阈值泄漏电流2.2 栅泄漏电流2.3 结泄漏电流2.4 竞争电流2.5 降低静态功耗办法0. 功耗源功耗的本质是能量耗散。由能量守恒定律可知，能量只能从

文章目录静态时序分析（SAT）相关参数分析建立和保持时间发射沿（launch edge）与锁存沿（latch edge）数据到达时间（Data Arrival Time）时钟到达时间（Clock Arrival Time）时钟偏斜（Clock skew）数据需求时间（Data Required Time）建立余量（Setup Slack）保持余量（Hold Slack）文章转载来源：https://blog.youkuaiyun.com/Reborn_Lee/article/details/81461955#%E9%

文章目录乐鑫科技2021 提前批笔试题1、FIFO测试**1）题目**：2）分析3）解析2、按键识别、消抖1）题目2）分析3、用Verilog 实现 CRC-8 的串行计算，G(D) = D8 + D2 + D + 1,计算流程如下4、setup/hold time 和 温度/电压关系知识补充：5、NAND 和 NOR Flash 的区别6、验证7、优化8、异步设计中对跨时钟处理的信号，功能验证时一般要考虑9、欲产生序列信号 11010111，则至少需要（3）级触发器10 FIFO 深度计算乐鑫科技202