【FPGA】Modelsim RTL仿真；修改代码后再仿真，别关了重开；

最新推荐文章于 2024-09-29 16:10:28 发布

怎么这么帅啊

最新推荐文章于 2024-09-29 16:10:28 发布

阅读量4k

点赞数 7

分类专栏： fpga 文章标签： modelsim rtl仿真

版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。

本文链接：https://blog.youkuaiyun.com/weixin_44503157/article/details/120932735

版权

fpga 专栏收录该内容

1 篇文章

订阅专栏

文章目录

第一次仿真

写好testbench并配置testbench文件来仿真

在这里插入图片描述

RTL仿真

在这里插入图片描述

添加所有的信号，这种方法把所有中间信号都加进来了

修改代码再次仿真

只需要在library中recompile对应文件，再restart即可。

recompile

在这里插入图片描述

restart

在这里插入图片描述

评论 4

被折叠的条评论为什么被折叠?

到【灌水乐园】发言

查看更多评论

添加红包

成就一亿技术人!

hope_wisdom

发出的红包

实付元

使用余额支付

点击重新获取

扫码支付

钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。