modelsim单独仿真vivado IP

最新推荐文章于 2025-07-23 15:21:18 发布

转载最新推荐文章于 2025-07-23 15:21:18 发布 · 2.2k 阅读

本文提供了一个全面的IT技术概览，深入探讨了从编程语言到开发工具，再到最新的人工智能技术等核心主题。无论你是初学者还是专业人士，都能在此找到有价值的信息。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

http://www.cnblogs.com/ninghechuan/p/8305925.html

写的超详细，点赞

确定要放弃本次机会？

福利倒计时

: :

立减 ¥

普通VIP年卡可用

立即使用

映冬

关注关注

0
点赞
踩
7

收藏

觉得还不错? 一键收藏
0
评论
分享

复制链接

分享到 QQ

分享到新浪微博

扫一扫
举报

举报

Modelsim独立仿真Vivado Clocking Wizard IP Core

qq_43416206的博客

03-26

709

在使用Vivado自带的仿真软件仿真的时候，相对于更优秀的仿真工具Modelsim，效率低了很多，为了更高效的开发，我尝试着用Vivado级联Modelsim仿真，但是级联后还是有一些不方便，所以我便直接使用Modelsim独立仿真，但是对于IP Core的话，就需要添加Vivado IP Core的库文件，本人查阅了很多资料，最终实现了使用Modelsim仿真Vivado Clocking Wizard IP Core，软件版本，Vivado 2017.3、Modelsim SE10.4。

modelsim独立仿真vivado工程

qq_42694831的博客

12-17

4442

由于现有笔记本带不动vivado自带的仿真工具，所以只能退而求其次，尝试用modelsim来仿真vivado工程。碰到这种软件问题，期间心酸，懂者自懂。故在此分享经验，以防不时之需，毕竟好记性不如烂笔头。由于笔者入坑FPGA才四月有余，对各方各面的理解不是很透彻，部分知识点也是一知半解不敢肯定，所以也欢迎大家批评指正、共同进步。 1、首先需要用modelsim编译xilinx库。该步骤在vivado中进行。笔者vivado版本是2019.1，modelsim版本是10.7。需注意的是，modelsim与v

参与评论您还未登录，请先登录后发表或查看评论

使用Modelsim独立仿真Altera IP核

07-06

使用Modelsim独立仿真Altera IP核，结合modelsim的do命令进行使用

modelsim 自动化独立仿真vivado ip核工程

宏强-Blog

04-18

2934

1.简述自动化的独立仿真提高FPGA的仿真效率，加快FPGA开发。初学时使用Altera的FPGA，独立仿真带ip核的工程时，还能自己添加IP核的仿真文件实现。但是后来转到xilinx，好像没有办法独立仿真，只能和vivado联合仿真，这效率太低，特别是仿真复杂的图像算法时，人都要都疯了。不过。我细致研究下了，可以实现自动化仿真，还是独立仿，真香！ 2.准备下面只是参考，实际按自己实际来做。 ...

【vivado中实现时序仿真】

总结积累一些日常科研使用软件，方法与程序代码

06-16

925

Vivado凭借其直观的图形化界面、高效的综合实现算法、强大的仿真调试功能以及丰富的IP资源，已成为FPGA和ASIC设计领域的主流EDA工具之一，广泛应用于通信、航空航天、工业控制、人工智能等众多领域，助力工程师们快速开发出复杂、高效的数字系统设计。Vivado是Xilinx公司（现为AMD旗下）开发的一款集成化电子设计自动化（EDA）软件工具，用于FPGA（现场可编程门阵列）和ASIC（专用集成电路）的设计、综合、实现、仿真和调试。

modelsim仿真vivado IP核（PLL为例）

weixin_51236955的博客

09-01

1478

运行run_simulation.bat文件。在vivado中创建IP核。

Vivado如何关联Modelsim进行仿真

qq_40894989的博客

04-02

5885

编译Xilinx有关IP的库，这样我们在仿真一些带有Xilinx ip核的工程时才不会报错，当然如果仿真的全是Verilog或者VHDL文件，可以直接将文件添加到Modelsim中进行仿真，不需要编译ip库。因为我们用Vivado关联Modelsim进行仿真，为了以后方便，先编译Xilinx ip核的库文件。肯定选择ModelSim Simulator，因为我们就是准备用modelsim仿真的；

Modelsim仿真--仿真环境的搭建之vivado

最新发布

qq_47336747的博客

07-23

892

本文讲解如何在给Modelsim如何导入vivado的仿真库，以及搭建之后如何进行仿真

modelsim 独立仿真vivado fifo IP核

李须弥的博客

02-23

5912

1.前言 vivado内自带仿真器，或者可以通过vivado启动第三方仿真工具，联合仿真。但是很多时候，我们希望脱离vivado，利用modelsim或者vcs等第三方仿真工具，高效地仿真。本文介绍如何利用modelsim独立仿真vivado 的IP核(以一个同步fifo为例) 2.准备工作 vivado的ip核仿真相对于altera的ip核仿真较为复杂。altera只需要在仿真的filelist中，添加altera_mf.v以及altera220_model.v，就可以方便地仿真IP核(但是比较新的

用modelsim仿真时调用xilinx vivado IP

hugewave的专栏

12-12

4355

用modelsim仿真时调用xilinx vivado IP 以modelsim se-64 10.5 和vivado 2017.4为例说明这个配置过程。 1、首先生成可以被modelsim 调用的库 Windows à所有程序àxilinx design toolsàISE Design Toolsà64-bit ToolsàSimulation Library Com… 本人mod...

Modelsim独立仿真带有vivado IP核的文件

woahoxiangzuexi的博客

11-12

6035

Modelsim独立仿真带有vivado ip核的文件

vivado 2018.2与modelsim的联合仿真

08-27

xilinx新发布的vivado 2018.2设置界面与2017.4有很大区别，文中介绍了与modelsim的联合仿真流程介绍

modelsim仿真vivado ip核方法

weixin_42702224的博客

04-20

1584

modelsim仿真vivado ip核较仿真quartus的ip复杂很多。一、开始时尝试将库导入modelsim中后再仿真，尝试了很多种网上的方法，但是都没有成功，又是重装modelsim又是处理modelsim.ini文件，特别是当你之前装过modelsim，再重装时很麻烦，modelsim.ini文件会出现很多bug，令人头疼不已。二、最终使用vivado调用modelsim的方法，将tb文件在vivado中编辑，再在vivado中直接调用modelsim仿真，成功地仿真了vivado ip。具

Vivado18.3-Vivado Simulator仿真学习笔记

weixin_42151221的博客

11-30

1万+

本视频学习自正点原子ZYNQ领航者FPGA视频-P9 1.Vivado Simulator仿真简介 Vivado 设计套件内部集成了仿真器Vivado Simulator，能够在设计流程的不同阶段运行设计的功能仿真和时序仿真，结果可以在Vivado IDE 集成的波形查看器中显示。Vivado 还支持与诸如ModelSim、Verilog Compiler Simulator (VCS)、Qu...

vivado仿真

热门推荐

AI_vvv的博客

12-05

1万+

Verilog的代码编写完成了，代码是否正确，需要经过仿真的验证。打开FreDivDou的工程，仿真点击Sources中的“+”， Add Sources 选择添加仿真文件，点击“Next”， Add or Create Simulation Sources 点击“Create File”， Create Source File File Type选择Verilog，File name填写仿真文件名称，点击OK， ...

VIVADO仿真

ed25137667的博客

12-28

1171

vivado仿真可以使用vivado单独仿真，也可以利用第三方软件（常用的modelsim）进行联合仿真，一般来说，vivado自带仿真可以满足小工程的仿真，对于一些特殊应用，如如需要看模拟波形，大量的图像算法仿真还是可以用modelsim，vivado自带仿真存在许多bug，在小工程看不太出来。vivado建立完工程后，可以在source文件夹下添加仿真文件。VIVADO自带仿真用法。

modelsim 仿真vivado ip

diankui7151的博客

04-24

1226

modelsim 仿真vivado clk_wiz、ram、fifo IP的设置步骤

modelsim仿真vivado ip核方法和遇到的问题

sissiyung的博客

02-03

1万+

modelsim仿真vivado ip核方法和遇到的问题 1. 说明本文用于记录操作流程以及遇到的问题和解决方法。使用的vivado版本2019.2。modelsim版本19.2。 2. 首先是生成仿真库参考芯王国的文章 vivado2018.3 与modelsim联合仿真在这个过程中出现了error，生成的文件夹非常小，还不到100M。tcl shell表示有一个cxl_error.log文件记录了error的情况。使用everything搜索发现该文档在c:\user\你的用户名\appdata

modelsim仿真vivado ip核

01-02

### 如何在ModelSim中进行Vivado IP核的仿真配置与操作 #### 准备工作为了能够在ModelSim中成功仿真来自Vivado的设计，特别是其中包含的各种IP核，前期准备至关重要。这不仅涉及到环境设置还涉及到了解具体的命令和参数。对于想要脱离Vivado集成开发环境而单独使用ModelSim来验证设计的情况来说，确保所有必要的库已经被正确安装并可访问是非常重要的[^1]。 #### 导出Vivado IP核库当目标是在ModelSim中独立于Vivado运行仿真时，第一步是从Vivado环境中导出所需的IP核及其依赖项。这一过程通常包括创建一个可以被外部工具识别和支持的包。通过特定选项生成INI文件可以帮助简化这个过程中的一些复杂度，并使得后续步骤更加顺畅[^3]。 #### 设置ModelSim项目结构一旦拥有了从Vivado导出的所有必要组件之后，在ModelSim中的下一步就是建立适当的工作空间布局以便能够顺利加载这些资源。此阶段可能需要调整一些编译选项或是路径变量以适应本地系统的实际情况。例如，指定`-L`标志指向Xilinx提供的模拟原语库的位置，这对于某些类型的IP可能是必需的操作之一[^5]。 #### 编写Do/Tcl脚本自动化流程考虑到手动执行上述每一步骤可能会耗费大量时间并且容易出错，编写一段TCL/DO脚本来自动完成整个准备工作是一个明智的选择。这段脚本应当能处理诸如初始化库、映射目录、读取顶层模块以及启动实际仿真的任务。下面给出了一段简单的示例代码用于说明目的： ```tcl # 初始化所需库 vlib work vmap unisims_ver $env(XILINX)/verilog/src/unisims vmap secureip $env(XILINX)/secureip # 添加RTL源码和其他相关文件 vlog -work work {path_to_your_sources} # 运行测试平台 vsim -novopt work.top_module_name do wave.do ;# 假设有一个预定义好的波形显示配置文件wave.do run -all ``` 以上代码片段展示了如何利用Tcl语言控制ModelSim的行为，从而实现对由Vivado产生的Verilog/VHDL代码的有效仿真。请注意替换占位符（如`{path_to_your_sources}`）为对应的实际值之前再尝试运行该脚本[^4]。