FPGA_water_led实现

需求：复位时LED_out=8’b1000_0000, 按照时间间隔0.5s要求，实现从左到右的流水灯效果

一、整体架构

主要包含三个模块：PLL、cnt_1us、water_led
1)PLL
就是对FPGA芯片外部输入的时钟信号进行倍频或者分频
倍频：就是输出的时钟比输入的时钟频率高
分频：就是输出的时钟比输入的时钟频率低
在本实验中，外部晶振clk=50m，要求输出clk=25m
1.1调用PLL

1.2PLL设置
设置输入输出，取消reset选项。

2）cnt_1us
设计计时1us主要是为了仿真，如果真使用1us的计时时间，那么我们将无法看到led灯的闪烁，因为那样太快了
2.1由于本人使用开发板主时钟周期为50Mhz,实验中要求为25Mhz。25Mhz时钟的周期是40ns，总时长为1us，所以计数个数为25，位宽为5
2.2具体实现代码如下