1、SystemC相关基础概念

1、1）SystemC是一种基于C++的建模语言，它提供了一套丰富的类库，类库中封装了很多结构和方法，能够描述和模拟系统的行为、结构和时序，同时可以很好得支持寄存器级和传输级建模。2）SystemC有以下特点：可以用C++面向对象思想，进行功能模块划分；通过事件驱动，模拟系统中的信号传输和处理；仿真速度高于硬件翻译语言；相比于C语言/C++的功能仿真，SystemC支持描述特定位宽长度、并发性、时序性、通信等硬件特性，包括时间建模、事件驱动仿真等，提供了更精确的仿真功能。

2、

Verilog主要用于RTL建模，并用来综合生成数字电路。

System Verilog吸收了Verilog，既能够用于RTL建模，也能用于功能验证。

Matlab则主要用于算法设计、架构设计等。

SystemC则主要用于架构级建模、功能级建模、行为级建模。

3、电子系统描述由高到低依次为系统级、算法级、行为级、寄存器传输级、门级。系统级主要完成对整个系统功能的定义和架构的探索；行为级主要关注电路的功能行为，通常使用算法或行为描述来表示电路的操作，而不涉及具体的硬件结构和实现细节。算法级确保一些算法和系统行为的正确；寄存器传输级利用组合逻辑和时序逻辑来描述电路；门级主要偏重利用工艺库的元件进行描述。  寄存器传输级设计处理主要分为两个步骤：读入设计进行分析和简化；和元件库中对应的 元件相匹配。

4、综合就是将RTL或者硬件描述语言转化成网表的过程。网表用于描述硬件元器件之间的连接关系。当前使用的综合技术包括逻辑综合和行为综合，其中占主导地位的是逻辑综合，主要方法是在设计的寄存器传输级对系统进行描述，并且利用逻辑综合工具得到系统的门级实现。其中综合工具能够根据设计者的要求对设计进行优化，这些要求被称为约束，主要包括时序和面积两个方面。综合工具利用工艺库文件来指明设计中用到的底层元件。

        在综合之前需要把systemC中的不可综合的语句用#ifdef #endif注释掉，或者替换成可综合的用法。对于实在无法替换的语句可以在充分验证功能正确后，在保持逻辑不变的情况下去掉这些语句。

8、片上系统：将含有多个功能模块的一个完整的电子系统集中在一个芯片上。片上系统包括：主设备、从设备、仲裁器和总线。典型主设备包括处理器、DMA控制器等，典型从设备包括存储器、中断控制器、程控I/O和通用串口等。

9、典型的嵌入式系统包括：处理器核、片上存储器、中断控制器、定时器、通用IO、通用串口、操作系统、定制外设和应用软件。

10、集成电路开发步骤：设计、制造、封装和测试。

11、UML：软件系统化设计和文档化的建模语言。

12、通信细化，通过适配器，在保持接口不变的情况下，将某个单元的功能模型向更低级别的模型实现细节转化。

13、状态机建模三个主要步骤：更新状态、逻辑控制和输出结果。摩尔状态机的电路输出只决定与状态机的状态，米利状态机，取决于状态机的状态和电路的输入。

14、常见助手函数：

end_of_elaboration：完成静态规则检查，保证所有连接到总线的从设备地址不重复。

get_slave(address)：通过地址获取从设备指针。

get_request(priority)：根据优先级获取请求项，请求项包括数据或者指令。

get_next_request：获取最佳请求项。

clear_locks：清除已经完成的锁定标记。

handle_request：get_request或者get_next_request后进行request处理。