FPGA的学习：基于SPI协议的Flash驱动写操作控制

最新推荐文章于 2025-04-16 14:45:49 发布

石小舟

最新推荐文章于 2025-04-16 14:45:49 发布

阅读量917

点赞数 2

分类专栏： FPGA 文章标签： fpga verilog

本文链接：https://blog.youkuaiyun.com/weixin_44297949/article/details/117872399

版权

本文介绍了FPGA中如何通过SPI协议进行Flash驱动的写操作控制，包括系统整体框图、顶层模块设计、Flash页写模块设计及详细的时序图解析，展示了具体的代码实现。

摘要生成于 C知道，由 DeepSeek-R1 满血版支持，前往体验 >

系统整体框图如图：
在这里插入图片描述
顶层模块的设计：

flash页写模块的设计：

时序图：

页写的时序：

各个代码块如下：

`timescale  1ns/1ns
module  key_filter
#(
    parameter CNT_MAX = 20'd999_999 //计数器计数最大值
)
(
    input   wire    sys_clk     ,   //系统时钟50Mhz
    input   wire    sys_rst_n   ,   //全局复位
    input   wire    key_in      ,   //按键输入信号

    output  reg     key_flag        //key_flag为1时表示消抖后检测到按键被按下
                                    //key_flag为0时表示没有检测到按键被按下
);

//********************************************************************//
//****************** Parameter and Internal Signal *******************//
//********************************************************************//
//reg   define
reg     [19:0]  cnt_20ms    ;   //计数器

//********************************************************************//
//***************************** Main Code ****************************//
//********************************************************************//

//cnt_20ms:如果时钟的上升沿检测到外部按键输入的值为低电平时，计数器开始计数
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        cnt_20ms <= 20'b0;
    else    if(key_in == 1'b1)
        cnt_20ms <= 20'b0;
    else    if(cnt_20ms == CNT_MAX && key_in == 1'b0)
        cnt_20ms <= cnt_20ms;
    else
        cnt_20ms <= cnt_20ms + 1'b1;

//key_flag:当计数满20ms后产生按键有效标志位
//且key_flag在999_999时拉高,维持一个时钟的高电平
always@(posedge sys_clk or negedge sys_rst_n)
    if(sys_rst_n == 1'b0)
        key_fl