
sdc
设计约束文件SDC全称synopsys design constrains,用于对设计进行设计约束。个人的理解SDC的作用主要是模拟芯片工作的真实场景,这个真实场景包括输入输出负载,运行频率,时钟质量,负载散出情况等,还有为了提升良率添加的margin。一定要小心的是,SDC与芯片功能直接相关
weixin_44120031
这个作者很懒,什么都没留下…
展开

空空如也