weixin_43913556的博客

文章目录高速缓存器 cachecache原理及意义主存与cache的地址映射以及变换全相联的映射方式直接相连映射高速缓存器 cachecache原理及意义意义：是由高速SRAM组成的高速缓冲存储器，为了解决CPU和主存之间速度不匹配问题。在慢速的 DRAM 和快速 PU 之间插入 至多级速度较快、容撮较小的 SRAM,起到缓冲作用。原理思想：其原理基于程序访问的局部性原理：一般在较短...

文章目录4.1 存储器概述4.1.1 存储器分类4.1.2 主存的主要技术指标4.1.3 存储系统层次4.2 半导体存储器4.2.1 静态MOS存储器（SRAM）4.2.1.1 静态MOS存储器的结构4.2.1.3 静态MOS存储器芯片实例4.2.2 动态MOS存储器（DRAM)4.2.2.1 动态MOS存储的刷新4.1 存储器概述4.1.1 存储器分类4.1.2 主存的主要技术指标4.1...

.

文章目录3.1 定点补码加减法运算3.1.1 补码加减法运算方法3.1.1.1 补码加法3.1.1.2 补码减法3.1.2溢出及检测3.1.2.1 溢出概念3.1.2.2 溢出检测3.1 定点补码加减法运算3.1.1 补码加减法运算方法3.1.1.1 补码加法[x]补+[y]补=[x+y]补[x]_补+[y]_补=[x+y]_补[x]补​+[y]补​=[x+y]补​ （mo...

1. 由原码求补码1.1 正数：正数的原码=补码=反码1.2 负数：负值则逐位取反，末位加1[- 10101010]补=1 01010101 +1=1 01010110[-0.010101]补= 1.1010100.000001= 1.101011**Note:**补码的最高位为符号位；0为正，1为负2. 由补码求真值补码的最高位如果是0，则是正数，补码原码反码都...

1.非数值数据表示方法、2.数值数据表示方法3.数据信息的校验

1. 冯·诺依曼结构计算机冯·诺依曼计算机组成=硬件+软件思想=存储程序+程序控制1.1 硬件CPU=运算器+控制器主机(HOST)：CPU、内存储器外设：输入设备、输出设备、外存储器总线：地址线、数据线、控制线运算器：完成算术运算，逻辑运算控制器：控制指令的执行序列，根据指令的功能给出实现指令功能所需的控制信号存储器：存放程序及数据 容量 → 地址线数量 1...