weixin_43319452的博客

案例：计数器1.设计定义–>分析，将问题转化控制电路调用IP核设计一个模10的四位计数器,并在此基础之上级联成八位计数器。计数器模块设计2.综合添加单个文件需手动Add修改.v文件-->如何修改修改IP核？四位计数器模块仿真`timescale 1ns/1ns`define clock_period 20//时钟周期20ns 也就是频率为50MHzmodule counter_tb;reg cin;//进.

案例：译码器1.设计定义–>分析，将问题转化控制电路译码器二进制译码器有 n个输入端(即n位二进制码)， 2"个输出线， 其功能是将输人的二进制代码译成相应的状态信息，常见的二进制译码器有2-4译码器、3-8 译码器和4-16译码器。本案例以3-8译码器为例说明设计过程，3-8 译码器有3位输入，8位输出。其功能见表。3-8译码器模块设计2.综合3-8译码器模块.vmodule mytest(a,b,c,out);input a,b,c;//输入端口output[7:0] o

系统学习FPGA，领悟FPGA开发思想。因在学校中学过FPGA，觉得学的还是皮毛，想进一步学习FPGA。案例：按键控制LED亮灭1.设计定义–>分析，将问题转化控制电路二选一多路器两个输入IO，a,b可以是低电平，也可以是高电平输入按键按下时，LED灯与a端口保持一致输入按键释放时，LED灯与b端口保持一致按键模块2.综合ModelSim_Alteral不行，可以选ModelSim按键控制LED亮灭.vmodule led_test(a,b,key_in,led_out.

案例：计数器功能：让LED每500ms状态翻转一次1.设计定义–>分析，将问题转化控制电路分析：FPGA系统时钟50MHz，对应周期20ns,计数次数=50ms/20ns=25_000_000rst_n低电平复位，高电平计数，计数记到25_000_000，计数清零，led状态翻转。计数器模块设计2.综合计数器模块.vmodule counter(clk50M,rst_n,led);/*功能：让LED每500ms状态翻转一次分析：FPGA系统时钟50MHz，对应周期20ns,计数