weixin_43172138的博客

原创 个人积累，关于FPGA开发容易被忽视的几个点（持续更新）

1.vivado 的FIFO Generator IP core的复位是绑定高电平复位，而Native Ports中的initialization中的Full Flags Reset Value表示的是full信号的默认值，Dout Reset Value指的是默认的数据输出端的值。