- 博客(6)
- 收藏
- 关注
RSS订阅原创 vitis error : fpga configuration failed. DONE PIN is not HIGH
将如图所示选项勾掉。
2024-07-23 23:21:58
1370
原创 HDLBits: Exams/ece241 2014 q5a 刷题记录
output 是负数的二进制补码或者是 0。根据负数补码规则，负数原码最高位（符号位）不变，其余位取反得到反码，反码加 1 得到补码。通过观察，负数原码转换为补码有这样一个简单规律：从最低位开始一直到遇到的第一个 1 （例如 100）保持不变（仍为 100），之后一律按位取反，最高位一律为 1 （不管 input 的值）。依照这样的规律可以创建一个状态机，状态机包括空闲态、保持态、反相态、和符号（结束）态。
2023-12-27 14:01:34
668
1
原创 HDLBits: Fsm serialdp 刷题记录
See also: Serial receiver and datapathWe want to add parity checking to the serial receiver. Parity checking adds one extra bit after each data byte. We will use odd parity, where the number of 1s in the 9 bits received must be odd. For example, 101001011
2023-12-23 20:57:10
1752
1
空空如也
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人