weixin_42693865的博客

IIC支持多主多从，当总线上有多个主机同时启用总线时，IIC具备冲突检测和仲裁的功能来防止错误产生。每个连接到IIC总线上的器件都有唯一的地址（7bit），并且每个器件都可以作为主机和从机。IIC支持多主多从，通过SDA（serial data）、SCL（serial clk）双线来进行通信。PIN口的输入输出转换通过开漏实现，fpga可使用inout口，三态门来控制。第5步和第6步可以重复多次，即顺序写多个寄存器。1.主机发送启动位、目标从机地址及写信号。3.主机一次发送写的寄存器地。

在Verilog中，模块参数定义的定义分为两种：模块声明时定义的参数和模块体内部定义的参数。

且EPROM、EEPROM、NAND / NOR 闪存 (Flash Memory) 等都属于MTP。具体原理和其具体结构有关，无法一概而论。

gvim常用操作光标移动h：向左移动j：向下移动k：向上移动l：向右移动home：移动行首end：移动行尾gg：移动首行GG：移动尾行10g：跳转至第十行复制粘贴yy：复制行p：粘贴10yy：光标所在位置向下复制10行yw：复制单词快速删除x：向后删除单个字符X：向前删除大哥字符dw：delete word，删除光标至单词结尾daw：delete a word 删除光标所在单词d2w：delete 2 words 删除从光标后的2个单词dd：删除整行2

BIST(Built-in Seft Test)内建测试，是DFT的一种技术。Automatic Test Pattern Generation (ATPG)是DFT（Design for Testability，可测试性设计）中常用的技术，用于自动生成测试向量。

目录1 Getting Started1.1 Getting Startedmodule top_module( output one ); // Insert your code here assign one = 1'b1; endmodule1.2 Output Zeromodule top_module( output zero);// Module body starts after semicolon assign zero = 1'b0;endmodu

目录3 Combinational logic3.1 Basic Gates3.1.1 Wire（Exams/m2014 q4h）3.1.2 GND（Exams/m2014 q4i）3.1.3 NOR（Exams/m2014 q4e）3.1.4 Another gate（Exams/m2014 q4f）3.1.5 Two gates（Exams/m2014 q4g）3.1.6 More logic gates（Gates）3.1.7 7420 chip（7420）3.1.8 Truth tables（Tru

目录5 Building Larger Circuits5.1 Counter with period 1000（Exams/review2015 count1k）5.2 4-bit shift register and down counter（Exams/review2015 shiftcount）5.3 FSM:Sequence 1101 recognizer（Exams/review2015 fsmseq）5.4 FSM: Enable shift register（Exams/review2015

目录5 Verification: Reading Simulation5.1 Finding bugs in code5.1.1 Mux（Bugs mux2）5.1.2 NAND（Bugs nand3）5.1.3 Mux（Bugs mux5）5.1.4 Add/sub（Bugs addsubz）5.1.5 Case statement（Bugs case）5.2 Build a circuit from a simulation waveform5.2.1 Combinational circuit 1（

目录一、基本概念二、Verilog表示定点数三、浮点数定点化一、基本概念1、浮点数：小数点位置是不定的2、定点数：小数点位置是固定的二、Verilog表示定点数FPGA的寄存器中只能表示正整数，通过定义最高位为符号位来表示有符号整数（signed）。带小数的定点数也可以通过约定小数点位置来表示。三、浮点数定点化以浮点乘法为例进行说明：1、定点转换：约定小数点位置，将浮点转为定点2、定点数相乘：对1的结果进行相乘，得到中间结果3、结果还原：对2的结果恢复成相应格式的结果4、量化误差与量化

/逐位与，该操作用以判断是否全1。a&&b=1’b1;//a，b逻辑值非0，因而结果为1。输出：单比特结果（对操作数逐位操作的结果）输出：true 或 false，布尔值。输出：与输入同位宽的二进制。

Verilog的位操作

数字IC设计及验证问题总结