RISC-V --rocket-chip generator介绍及其仿真使用

最新推荐文章于 2025-06-19 09:25:47 发布
最新推荐文章于 2025-06-19 09:25:47 发布
阅读量6.7k 收藏 41
点赞数 6
CC 4.0 BY-SA版权
分类专栏： RISC-V 硬件原理
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_42683993/article/details/89106876
本文介绍了如何使用rocket-chip generator进行RISC-V的电路构筑和仿真，包括编译Verilog代码、运行C/C++程序，并提供了详细的操作步骤。在仿真C程序时，通过火箭芯片生成器可以查看程序执行的波形，帮助理解时序模型和RISC-V汇编指令。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

最近工作使用 rocket-chip generator 仿真非极大值抑制算法（C语言编写），分析其时序模型和riscv汇编指令，这里将rocket-chip generator的使用方法总结一下

说明：使用的rocket-chip generator的版本为：a8d573beeb8a33bb5dac0673ec68b82852a24d63

rocket-chip generator介绍

  • rocket-chip generator的一级目录结构：

    bootrom : 在BootROM的bootloader第一阶段所使用的代码
    csrc Verilator: 仿真用的C代码
    emulator Verilator :用来编译和跑仿真的工作目录
    project Scala: 构建工具sbt用来构建Scala的工作目录
    regression: 定义的持续的整合和一套nightly regression
    scripts: 用来分析仿真的输出或者处理代码文件的内容
    vsim VCS: 用来编译和跑仿真的工作目录
    vsrc Verilog: 代码，包含接口、测试框架和Verilog过程接口VPI
    chisel3 :包含Chisel自定义的各种类和规则，用来生成RTL
    firrtl: 存放Chisel编译器处理代码而生成的一种中间表示，由中间表示能生成Verilog代码或C++代码
    hardfloat: 用chisel写成的浮点单元
    riscv-tools: 支持RISC-V的一套软件，与生成RTL有关
    torture: 用来生成压力测试所需的一些随机指令
    src/main/scala: 构筑rocket-chip的代码

  • rocket-chip generator

最低0.47元/天 解锁文章

200万优质内容无限畅学
优秀的 Verilog/FPGA开源项目介绍（二）-RISC-V
OpenFPGA的博客
10-12 5942
优秀的 Verilog/FPGA开源项目介绍（二）-RISC-V关于RISC-V的二三事risc-v官网❝https://riscv.org/RISC-V（跟我读：“risk-------...
RISC-V学习第一篇 - rocket环境的建立
MayCiCi的博客
06-11 1万+
听说boom还在持续改进，rocket比较稳定 于是我又把rocket的环境搭起来了，如果遇到问题能有更多的人帮忙解决 我是先搭好了boom，再搭的rocket，所以如果你一开始就弄rocket，然后遇到一些工具或者依赖库的问题，可以去翻看我的上一篇，看看有哪些东西要装： RISC-V学习第一篇 - boom环境的建立 我新建了目录/work/rocket cd /work/ro
RISC-V “Rocket Chip” SoC Generator in Chisel
01-14
riscv-rocket-chip-generator-tutorial-hpca2015.pdf RISC-V “Rocket Chip” SoC Generator in Chisel
RocketChip RISC-V生成RTL到仿真全流程
heyuming20062007的博客
01-12 4164
RocketChip RISC-V生成RTL到仿真全流程：一、Scala配置项修改和RTL代码生成；二、工具链和编译库生成；三、VCS硬件仿真环境搭建（1.程序编译；2.硬件仿真；3.查看波形）；四、功能测试和回归测试。
OpenTitan项目Verilator仿真环境搭建指南
最新发布
gitblog_00516的博客
06-19 437
OpenTitan项目Verilator仿真环境搭建指南 前言 OpenTitan是一个开源的芯片信任根(RoT)项目，Verilator作为其重要的仿真工具，能够帮助开发者进行RTL级别的功能验证。本文将详细介绍如何在OpenTitan项目中使用Verilator搭建仿真环境。 Verilator简介 Verilator是一款高性能的Verilog仿真器，具有以下特点： 采用周期精确的仿真方式...
探索前沿技术：Rocket Chip - 一款高效的RISC-V处理器核心设计
gitblog_00046的博客
03-22 829
探索前沿技术：Rocket Chip - 一款高效的RISC-V处理器核心设计 rocket-chip 项目地址: https://gitcode.com/gh_mirrors/roc/rocket-chip ...
Chip8-Emu:一个非常简单的Chip8仿真器
04-16
Chip8-mu 一个非常简单的Chip8模拟器完全没用，但是我们喜欢（我个人而言）。 依存关系 我相信SDL2 建造 好吧，有一个Makefile 安装 您先构建，然后安装，容易吗？ 我可能有一天会写一个安装目标
chip-8：用C编写的Chip-8仿真器
02-05
芯片8 这是一个用C语言编写的模拟器，灵感来自 还包括一个用python编写的简单汇编程序 依存关系 libsdl1.2-dev libsdl-gfx1.2-dev check 生成说明（cmake） mkdir build/ cd build/ cmake .. make 指令系统 0nnn - SYS addr : (unused) 00E0 - CLS : clears the display 00EE - RET : return from a subroutine 1nn
chipyard:具有按序排列的内核，按序排列的内核，加速器等的敏捷RISC-V SoC设计框架
03-09
它将使您能够利用Chisel HDL，Rocket Chip SoC生成器和其他项目来生产 SoC，该产品具有从MMIO映射的外设到定制加速器的所有功能。 Chipyard包含处理器内核（ ， ， ），加速器（ ， ， ），内存系统以及其他外围...
如何使用Chisel实现一个具有可配置核心数量和缓存参数的RISC-V Rocket Chip SoC？
10-31
通过《使用Chisel生成RISC-V Rocket Chip SoC》这份资料，你可以获得对整个过程的详细指导，以及对Rocket Chip SoC Generator的深入理解。 参考资源链接：[使用Chisel生成RISC-V Rocket Chip SoC]...
基于RISC-V架构的开源处理器及SoC研究综述（三）
leishangwen的专栏
02-12 1万+
RISC-V是一种新的指令集架构，发布以来得到了大量关注，在描述了RISC-V的产生背景、基本设计的基础上，简单比较了其与现有的开源指令集架构、商业指令集架构的优劣，随后详细介绍了现有的采用RISC-V架构的开源处理器、开源SoC，并展望了RISC-V的未来发展。
Rocket - spec - RISC-V规范整理
weixin_34315189的博客
02-17 599
https://mp.weixin.qq.com/s/xP8JRhkmgUQf0QRm3S2mjA 根据RISC-V规范整理的几个文档。 ​​ 1. 原文链接 https://riscv.org/specifications/ https://riscv.org/specifications/privileged-isa/ 2. Definition...
riscv-rocket-chip-tutorial-bootcamp-jan2015.pdf
05-12
伯克利的riscv处理器rocket处理器的相关lab教程，有很多关于rocket chip的关键信息。
The RISC-V Instruction Set Manual:Volume I: User-Level ISA Document Version 2.2
03-14
This is version 2.2 of the document describing the RISC-V user-level architecture.
安装risc-V的rocket的环境，零基础
01-17
安装risc-V的rocket的环境，零基础，记录最开始到能够出成功转换为verilog版本的代码的详细步骤。
rocket-chip：一款强大的RISC-V核心生成器
gitblog_00461的博客
04-11 604
rocket-chip：一款强大的RISC-V核心生成器 在开源硬件设计领域，rocket-chip 无疑是一款非常出色的项目。它是一个用于实例化RISC-V Rocket核心的芯片生成器，能够帮助开发者快速构建和测试SoC设计。以下是关于rocket-chip项目的详细介绍。 项目介绍 rocket-chip 项目是一个开源的硬件生成器，主要用于生成RISC-V Rocket核心。该项目基于硬件...
RISC-V Rocket-Chip环境安装过程和RTL生成总结（基于Ubuntu虚拟机）
heyuming20062007的博客
09-29 3856
基于github上面的rocket-chip setup过程，实际操作过程中有不少问题： https://github.com/chipsalliance/rocket-chiphttps://github.com/chipsalliance/rocket-chip一、环境准备工作 RISCV指定使用Ubuntu操作系统环境，因此最好基于Virtualbox或VMware安装虚拟机。除了在我之前写的这篇文章中的环境准备工作以外，还需要提前安装好java，否则后续命令会报错。另外，如果你需要跑程序，则需要
RISC-V & rocket-chip
a_weiming的博客
11-26 5159
RISC-V & rocket-chip 大家好，为了使更多人认识和研究RISC-V与rocket-chip，我将分享我学习RISC-V和rocket-chip的资料。有部分是官方的开源资料，有部分是我个人对RISC-V和rocket-chip的研究。资源来源于网络和我自己的实验，若有侵权行为，请您联系我1300466447@qq.com。若有关于rocket-chip的问题与合作也可以联...
RISC V Rocket-chip 模拟器使用笔记（一）
热门推荐
idevede的博客
03-13 2万+
1.Rocket-chip可以做什么“Rocket是一款64bit的标量处理器，5级流水线，采用的是risc-v指令集，集成FPU，并有许多or1200没有的特性，比如：无阻塞缓存、分支预测、返回地址堆栈、硬件页表填充、cache支持ECC、支持多核等。”它允许我们生成不同配置（自定义）的SOC，包括软件工具链。2.Rocket-chip的子模块（文件目录）1.chisel3：用来进行RTL级建模...
掌握RocketChip RISC-V RTL仿真：基于C的开发与验证
资源摘要信息: "RocketChip RISC-V RTL和仿真平台（基于C）" 知识点概述： RocketChip是一个开源项目，它提供了一个RISC-V指令集架构（ISA）的芯片设计，这个设计是用Chisel硬件设计语言实现的。Chisel是一种基于...
评论 1
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值