行波进位加法器C语言,行波进位加法器原理

算术运算是数字系统的基本功能，更是计算机中不可缺少的组成单元。本节介绍加法运算和减法运算的逻辑电路。

一、半加器和全加器

1.半加器

半加器和全加器是算术运算电路中的基本单元，它们是完成1位二进制数相加的一种组合逻辑电路。两个1二进制的加法运算如下表所示，其中Ｓ表示和数Ｃ表示进位数。由表中逻辑关系可见，这种加法运算只考虑了两个加数本身，而没有考虑由低位来的进位，所以称为半加。半加器就是实现下面这个真值表关系的电路。

由真值表可得逻辑表达式

运用逻辑代数，可将上式变换成与非形式

根据这两个表达式可得由与非门组成的半加器：

因为半加和是异或关系，所以半加器也可利用一个集成异或门和与门来实现：

图中右边是半加器的代表符号。

2.全加器

全加器能进行加数、被加数和低位来的进位信号相加，并根据求和结果给出该位的进位信号。

根据全加器的功能，可列出它的真值表：

其中Ai和Bi分别是被加数及加数,Ci-1为相邻低位来的进位数，Si为本位和数(称为全加和)。以及Ci为向相邻高位的进位数。

为了求出Si和Ci的逻辑表达式，首先分别画出Si和Ci的卡诺图：

为了比较方便地获得与－或－非的表达式，采用包围0的方法进行化简得：

据此可以画出1位全加器的逻辑图：

二、多位数加法器

1.串行进位加法器

若有多位数相加，则可采用并行相加串行进位的方式来完成。例如，有两个４位二进制数A3A2A1A0和B3B2B1B0相加 ，可以采用两片内含两个全加器或1片内含４个全加器的集成电路组成，其原理图如下图所示：

由图可以看出，每1位的进位信号送给下1位作为输入信号，因此，任1位的加法运算必须在低1位的运算完成之后才能进行，这种进位方式称为串行进位。这种加法器的逻辑电路比较简单，但它的运算速度不高。为克服这一缺点，可以采用超前进位等方式。

2.超前进位集成４位加法器74LS283

由于串行进位加法器的速度受到