简单描述计算机的发展过程和应用范围,1简述计算机及发展过程中及几个典型机种.doc...

1简述计算机及发展过程中及几个典型机种

第一章 习题

1.简述计算机的发展过程中的几个典型机种。

2.简述计算机的应用范围。

3.冯·诺依曼结构的主要特点是什么？

4.计算机的硬件由哪些部件组成，各有哪些主要功能？

5.简单描述计算机的层次结构。

6.计算机系统的主要技术指标有哪些？

第二章 习题

1.某机字长16位，数据可采用定点和浮点两种表示方法，采用浮点表示时，

阶码占5位，尾数占11位，均用原码表示,rm＝2，各包含1位符号位。请写出：

(1)带符号定点小数的表示范围；

(2)带符号定点整数的表示范围；

(3)浮点正数的表示范围；

(4)浮点负数的表示范围；

(5)最小的规格化正数；

(6)最大的规格化负数。

2.第1题中要求用补码表示数的大小，写出题中(1)～(6)的表示范围。

3.在计算机中，所表示的数有时会发生溢出，其根本原因是什么？

4.设机器字长8位，分别写出下列纯小数的原码，补码和反码。

0.1000 、 -0.1111 、 -0.1001

5.写出下列各数的原码、补码和反码。

6.已知下列各数的补码，求出它们的真值。

(1) [x]补＝1.101100， [y]补＝0.101011

(2) [x]补＝0.010011， [y]补＝1.110101

7.将下列十进制数表示成浮点规格化数，假定阶码4位，尾数8位，各包含1位符号位，均采用原码表示,rm＝2。

(1) +27/128 (2) -27/128 (3) (4)

8.已知浮点数X和Y的阶码分别为Xe和Ye，如下所示，请求出[Xe]移和[Ye]移。

(1) Xe＝0010， Ye＝+0111；

(2) Xe＝0101， Ye＝-1010；

(3) Xe＝-01011， Ye＝+01001；

(4) Xe＝-10100， Ye＝-01010；

9.将(100.75)10转换成IEEE的实用短浮点数格式。

10.将短浮点数A1C90000H转换成十进制数。

11.写出下列二进制数采用偶校验后的校验码。

(1)0110101

(2)1001111

12.有一个(7，3)码，生成多项式选择为G(x)=X4+ X3+ X2 +1，

4.采用变形补码进行下列定点加法运算，求X+Y=？并判定是否产生运算溢出。

(1)已知X=－0.11001, Y= +0.10101

(2)已知X=－0.10110, Y=－0.00111

5.采用变形补码进行下列定点加法运算，求X－Y=？并判定是否产生运算溢出。

(1)已知X= +0.10001, Y=－0.11101

(2)已知X=－0.11001, Y=－0.00111

6.分别用原码一位乘法、补码一位乘法，求XY=？

(1)已知X=－0.01101, Y=－0.10010

(2)已知X= + 0.1110, Y=－0.1011

7.分别用原码一位除恢复余数算法和不恢复余数算法(加减交替法)，求X/Y=？

(1)已知X=－0. 10101， Y=－0.11011

(2)已知X= + 0. 01101， Y=－0.10110

8.分别完成下列浮点数的加法运算和减法运算，并判定是否产生运算溢出。

(1)X=， Y=

(2)X=， Y=

9.完成下列浮点数的乘法运算，求X×Y=？

X=， Y=

10.运算器内的乘商寄存器的主要功能是什么？它与运算器内的通用寄存器在使用上的差异表现在哪里？

11.以教学计算机为例，说明如何控制与操作运算器完成指定的数据运算、传送功能、最高位的移位输入信号，以及状态位的接收与记忆问题。

12.设计完成如下操作功能的操作步骤和必须提供的信号：把100H送入R0，R0的内容送入R1，完成R0减R1并存入R0，R1的内容送入Q，R1和Q与CF联合右移一位。

第四章 习题

1.描述主存储器性能的主要参数有那些。

2.简述静态存储器(SRAM)和动态存储器(DRAM)的主要区别。

3.在主存储器系统中，ROM区的主要作用是什么？是不是计算机系统中都应有ROM存储区呢？

4.对ROM芯片编程是何含义？从对ROM芯片编程的方法看，ROM 芯片有哪些常用类型?

5.静态RAM和动态RAM的存储元分别是什么？动态RAM为什么需要刷新？

6.为什么当前的计算机系统中，多选用DRAM芯片组成主存储器，你能解释为什么在教学计算机系统中要用SRAM组成存储器呢？

7.某8位计算机系统中，主存储器容量为16K×8(位)。

(1)CPU应能输出多少条地址线和多少条数据线？

(2)拟采用256×2(位)的RAM芯片构成，需要多少个芯片？

(3)应该用哪几位地址码来选择RAM芯片？

8.某16位机中CPU可输出地址码20位，拟采用2K×4(位)的静态R