SDR及DDR内存相关的各种频率总结

我们总结下动态存储器的各种时钟频率，为后面使用打下一个基础。

1. 内存的内部时钟频率、外部时钟频率与数据传输率
   内存有两个时钟，一个是内部时钟，一个是外部时钟。在SDRAM与DDR1（对应图1中的DDR）时代，这两个频率是相同的，SDRAM内存在时钟脉冲的上升沿传输数据，DDR1内存通过增加数据预取位数至2位，在时钟脉冲的上升沿和下降沿都能够传输数据。这样的话，DDR1内存的数据传输率就可以达到时钟频率的2倍。
   在DDR2内存中，采用了差分时钟、增加数据预取长度至4位、增加数据突发长度等技术后，将外部时钟频率提高到内部时钟频率的2倍，这样的话，DDR2内存的数据传输率可以达到外部时钟的2倍。
   在DDR3内存中，增加数据预取长度至8位，并将内部时钟频率进行了提高，进而使得外部时钟频率也随之提高，这样的话，DDR3内存的数据传输率也就提高了。但是在外部时钟频率相同的情况下，DDR2与DDR3内存的数据传输率是相同的！
   在DDR4内存中，数据预取位数没有提高，仍然是8位。但是通过采用类似的Bank Group技术，加上全新的点对点传输、大量的功控制和信号完整性控制技术，使得DDR4内存数据传输率得到显著提高。
   
   表1中的“数据传输率”的单位是MT/s(Mega Transfer Per Second)，即每秒传输的百万次数，由于DDR一次传输64-bit，相当于8个字节(Byte)，所以数据传输带宽为数据传输率乘以8。表1中的内部时钟频率指的是DDR芯片内部进行逻辑处理的时钟频率，数据传输速率的频率叫做数据传输率，最后还有一个时钟频率是DDR芯片时钟引脚的频率，它称作DDR的外部时钟频率。
2. 内存的内部时钟频率、外部时钟频率与数据传输率间的关系
   外部时钟频率=数据传输率/2。因为DDR是利用时钟的上升沿与下降沿均传输数据，所以DDR芯片的工作频率(时钟引脚的频率)为等效频率(传输频率)的一半
   内部时钟频率=数据传输率/DDR的数据预取位数。对于DDR来说，预取数为2；对于DDR2来说，预取数为4；对于DDR3来说，预取数为8。
   内存技术从SDR，DDR，DDR2，DDR3一路发展而来，传输速度以指数递增，除了晶圆制造工艺的提升因素之外，还因为采用了Double Data Rate以及Prefetch两项技术。实际上，无论是SDR还是DDR或DDR2、DDR3，内存芯片内部的核心时钟频率基本上是保持一致的，都是100MHz到200MHz（某些厂商生产的超频内存除外）。DDR即Double Data Rate技术使数据传输速度较SDR提升了一倍。如下图所示， SDR仅在时钟的上升沿传输数据，而DDR在时钟信号上、下沿同时传输数据。例如同为133MHz时钟，DDR却可以达到266Mb/s的数传速度.
   
   以上为ddr的传输时序。
   Double Data Rate技术使数据外传速度提升了一倍，而芯片内部数据数据传输速度的提升则是通过Prefetch技术实现的。所谓Prefetch简单的说就是在一个内核时钟周期同时寻址多个存储单元并将这些数据以并行的方式统一传输到IO Buffer中，之后以更高的外传速度将IO Buffer中的数据传输出去。这个更高的速度在DDR中就是通过Double Data Rate实现的，也正因为如此，DDR芯片时钟管脚的时钟频率与芯片内部的核心频率是一致的。如下图所示为DDR的Prefetch过程中，在16位的内存芯片中一次将2个16bit数据从内核传输到外部MUX单元，之后分别在Clock信号的上、下沿分两次将这2 x 16bit数据传输给北桥或其他内存控制器，整个过程经历的时间恰好为一个内核时钟周期。
   发展到DDR2，芯片内核每次Prefetch 4倍的数据至IO Buffer中，为了进一步提高外传速度，芯片的内核时钟与外部接口时钟（即DDR芯片的Clock管脚时钟）不再是同一时钟，外部Clock时钟频率变为内核时钟的2倍。同理，DDR3每次Prefetch 8倍的数据，其芯片Clock频率为内核频率的4倍，即JEDEC标准（JESD79-3）规定的400MHz至800MHz，再加上在Clock信号上、下跳变沿同时传输数据，DDR3的数据传输速率便达到了800MT/s到1600MT/s。具体到内存条速度，我们以PC3-12800为例，其采用的DDR3-1600(上一小节已经提到过，PC3-12800和DDR3-1600其实是同一意思，只不过PC3-12800指的是DDR的传输带宽为12800MB/s，而DDR3-1600指的是传输频率为1600MHz)芯片核心频率为200MHz，经过Prefetch后在800MHz Clock信号工作频率的双边沿(Double Data Rate)作用下，使芯片的数据传输速率为1600 MT/s，内存条每次传输64比特或者说8字节数据，1600x8便得到12800MB/s的峰值比特率。
   
   3.总结
   我们再依ddr3为例子，如图为256M*16，就是16位总线的器件
   
   红圈1中的时钟频率假设为800M，这个是ddr3的16位数据总线的时钟频率。这个时钟传输数据位DDR的，所以传输速率就是1600M。红圈2处为串并转换的fifo，左边总线宽度为128位，右边宽度为16位，比例为8，这个就是所谓的8n预取。这里主要是利用位宽换取速度。红圈1处1s速率为1600M，那么fifo左边128位时速率为1600/8=200M，所以红圈3处的时钟频率为200M，并且是单沿传输的。
   
   根据上图可以看出各个时钟关系。