- 博客(11)
- 资源 (1)
- 收藏
- 关注
RSS订阅转载 PCIe扫盲系列博文连载目录篇
本文为PCIe扫盲系列博文连载目录篇（第一阶段），所谓第一阶段就是说后面还有第二阶段和第三阶段……第一阶段主要是介绍PCIe总线的发展历史与展望，PCI总线和PCI-X总线的简要回顾，PCIe总线的体系结构入门，PCIe总线的事务层、数据链路层，物理层入门；最后以一个简单的例子进行总结与回顾。目录如下：1、前言篇：PCIe扫盲——PCIe简介：http://blog.chinaaet.com/justlxy/p/5100053066 2、PCIe扫盲——PCI总线基...
2020-12-26 15:56:14
408
1
原创 使用tcl命令保存vivado工程成.tcl文件和使用.tcl文件恢复vivado工程的方法
使用tcl命令保存vivado工程成.tcl文件和使用.tcl文件恢复vivado工程的方法 风且行 2018-10-22 22:02:23 ...
2020-12-20 11:36:41
2983
4
转载 网络七层协议，五层协议概述
一、七层协议：, // input wire aclk .s_axis_config_tdata(s_axis_config_tdata), // input wire ...
2019-09-27 00:17:53
295
转载 Vivado FFT IP核实现
在VIVADO中建立一个FFT核，只要依下图步骤就可以开始配置一个FFT核：需要配置的参数有三个标签页，需要一一配置第一个标签页里主要配置通道数，点数，时钟，吞吐量，结构，以及是否可以运行时配置，需要注意的是结构的配置会影响调整因子。第二配置页主要是数据宽度，格式，控制信号，输出方式，和可选的控制信号。需要注意的是输据的输入是自然方式（Natural Order）,输出可以...
2019-09-26 16:05:57
1330
4
原创 vivado中导出信号数据
在测试代码中添加以下代码： reg [15:0] q1 = 16'd0; integer file; initial begin file = $fopen("C:/Users/Administrator/Desktop/data_o.csv","w"); //注意路径/ end always @(posedge rd_clk) beg...
2019-09-25 22:54:06
4015
3
原创 vivado中保存波形数据
在测试代码中添加以下代码： `define dump_level 10 //module dump_task; initial begin#1; //延迟1ns记录，方便与其他仿真动作协调 `ifdef VCS_DUMP //Synopsys VCD+格式存储 $display("Start Recording Wavefor...
2019-09-25 22:52:12
2350
转载 vivado ILA核使用教程
ILA可以加在代码里使用，也可以加在网表里使用。在这里举例加在代码中使用，硬件平台：Xilinx AX70201.打开vivado，新建项目（选择对应的芯片型号）2.添加源文件，编写RTL代码`timescale 1ns / 1ps////////////////////////////////////////////////////////////////////////////////...
2019-09-25 22:48:44
23008
1
转载 自定义AXI外设IP核实现流水灯
软件：Vivado2018.2 + Win101 设计功能：流水灯语言：Verilog + C流程：创建工程->创建AXI外设IP核->IP Integrator->综合、实现、生成Bitstream->SDK功能图如下，图中的GPIO IP使用自定义的AXI外设，而不使用AXI_GPIO2 流程2.1 创建工程参考ZedBoard+Vivado(一)2...
2019-09-21 17:04:32
631
转载 FIFO IP核（一）：功能简介
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。 ...
2019-09-20 15:42:25
2701
空空如也
TA创建的收藏夹 TA关注的收藏夹
TA关注的人