ARM CoreLink CCN 互连总线介绍

已于 2025-04-25 10:08:26 修改
阅读量1.4k 收藏 2
点赞数
CC 4.0 BY-SA版权
分类专栏： ARMv8/ARMv9架构从入门到精通 ARM-TEE-Android 文章标签： NIC NOC CMN CCI CCN AXI ARMV9
于 2023-11-19 12:52:00 首次发布
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_42135087/article/details/134489162
ARM的CoreLink CCN互连总线用于高端SoC，如CCN-504支持4个集群（16核）和16MB L3缓存，而CCN-508针对数据中心，支持8个集群（32核）。新推出的CCN-512扩展到12个集群（48核），适用于高性能应用，CCN-502则提供了一个更小、更节能的解决方案，适合基础芯片。
了解本专栏 订阅专栏 解锁全文
【ARM CoreLink 系列 1.1 -- CoreLink 系列 产品介绍】
CodingCos的博客
09-06 2347
ARM的CoreLink系列产品是一套能够进行高效互联的组件和工具，它们用于构建高性能、低功耗的嵌入式和消费电子设备。CoreLink产品系列提供了用于多处理器系统的一组互连性能，这些功能包括各种总线架构，以及与之配套的内存和外设接口。CoreLink系列的组件包括：CoreLink Interconnect：这些功能强大的互连组件可以连接处理器、外设和内存，使它们能够高效地共享数据。这些组件包括NIC (Network Interconnects)，用于实现处理器核心之间和处理器与外部设备之间的通信。
ARM CoreLink CCN 互连总线CMN-700的关键特性介绍
baron-周贺贺-代码改变世界ctw
12-13 649
包括传输奇偶校验（Transport Parity）、可选数据路径奇偶校验（Optional Data Path Parity）、单错误校正（Single-Error Correction, SEC）、双错误检测（Double-Error Detection, DED）ECC，以及数据损坏信号。HN-F 包含集成的 串行化点（Point-of-Serialization, PoS） 和 一致性点（Point-of-Coherency, PoC）。注意： 更多设备可以通过增加互连层次来支持。
CCN-508 规范
最新发布
尝尝你工人爷爷的铁拳
07-11 1166
CCN-508 规范笔记，功能介绍以及编程模型
ARM一致性总线CMN600AE
weixin_50518899的博客
01-13 3238
是基于Mesh拓扑结构，对外支持AMBA CHI/ACE-LITE等接口，内部改用路由结构转发数据，并提供硬件一致性和系统缓存，还支持多芯片互联。CMN600在T16FFC上可以做到2Ghz，另外AE版本增加了车规芯片的安全功能，总线内部采用EDC检查，接口采用的奇校验。CMN-600AE具有以下特点：该网络符合功能安全标准，例如ISO 26262（汽车电子领域的功能安全标准）或IEC 61508（工业自动化领域的功能安全标准）等。
一致性总线CMN600AE-ARM系列
tujiuguo3994的博客
12-04 5961
主要介绍一致性总线CMN600AE，根据arm官网的spec来概述其模块。提示：以下是本篇文章正文内容，下面案例可供参考CMN600ae是基于Mesh拓扑结构，对外支持AMBA CHI/ACE-LITE等接口，内部改用路由结构转发数据，并提供硬件一致性和系统缓存，还支持多芯片互联。CMN600在T16FFC上可以做到2Ghz，另外AE版本增加了车轨芯片的安全功能，总线内部采用EDC检查，接口采用的奇校验。
ARM V8A体系结构-第十一章 caches
u010681589的博客
04-07 1227
概述 当ARM架构首次开发时，处理器的时钟速度和内存的访问速度大致相似。如今的处理器内核要复杂得多，而且可以更快地实现数个数量级的时钟。然而，外部总线和内存设备的频率并没有达到相同的程度。 可以实现小的片上SRAM块，这些块可以以与内核相同的速度运行，但与标准DRAM块相比，这种RAM非常昂贵，标准DRAM块的容量可以高出数千倍。在许多基于ARM处理器的系统中，对外部存储器的访问需要数十甚至数百个核心周期。 缓存是位于核心和主内存之间的一个小而快速的内存块。它在主内存中保存项目的副本。对缓存的访问速度明显快
Arm CoreLink MMU-600可为优质内容保护系统节省超过10亿美元
cpongo10的博客～
11-26 346
Arm发布了新一代System MMU，CoreLink MMU-600，旨在保护实时、低延迟且高带宽的4K内容。媒体内容保护依靠CoreLink MMU-600部署Tr...
ARM互联总线IP的介绍
baron-周贺贺-代码改变世界ctw
11-22 2761
AMBA、AXI、AHB、APB、ACE、CHI、ACE-Lite、AXI-Stream、CCI、CMN、CCN、CN、CI、NIC、NOC、NIC-400、CCI-500、CMN-600、CI-700、NI-700、总线互联、一致性总线、AXI协议
ARM CoreLink CCN 互连总线CCI-550的关键特性介绍
baron-周贺贺-代码改变世界ctw
12-13 339
CCI-550 是一种专为中高端多核 SoC 设计的缓存一致性互连模块，提供数据一致性、流量管理、性能监控以及安全性支持，适用于多核处理器、GPU 和存储器的互连场景。如 ARM Cortex-A57 或 Cortex-A72 处理器。如 ARM Mali-T880 图形处理单元（GPU）。用于主设备之间的 MMU（内存管理单元）通信。1、ACE 主设备之间的数据一致性。提供安全、非安全和受保护状态的支持。与 ACE-Lite 主设备兼容。负责主设备和从设备之间的通信。用于统计与性能相关的事件。
ARM CoreLink CCN 互连总线CNN-508的关键功能介绍
baron-周贺贺-代码改变世界ctw
12-13 211
缓存包括 串行化点（Point-of-Serialization, PoS） 和 一致性点（Point-of-Coherency, PoC），可以用于计算和 I/O 缓存。额外的设备可以通过额外的互连层次结构支持，例如使用 CoreLink NIC-400 网络互连。系统缓存由 8 个分区组成，每个分区大小为 128KB、512KB、1MB、2MB 或 4MB。SF 包含 8 个分区，每个分区覆盖 2MB 或 4MB 的缓存行标签。支持容量为 1MB、4MB、8MB、16MB 或 32MB 的缓存。
嵌入式系统/ARM技术中的ARM推出CORELINK 400系统IP，释放高性能CPU和GPU系统潜力
05-20
ARM公司近日在加州圣克拉拉举行的ARM技术大会上推出了CoreLink 400系列顺从ARMB 4协议的系统IP，使得系统设计者能够完全发挥最新的CPU和GPU技术的全部潜力。CoreLink 400系列能够对SoC计算系统的性能和效率最大化，这也是先进的移动、消费和企业应用的需求。       CoreLink 400系列完美地补充了最新的ARM Mali-T604和Cortex-A15高性能处理器，后者是针对具有多核处理器簇的复杂SoC而设计的。CoreLink 400系统IP使得设计者能够解决多核一致性、虚拟机、延迟性以及功耗管理等关键问题，确保每一个处理器都能够分享内存资源，并将总体
arm 的CoreLink 是什么？
ygyglg的专栏
04-08 1353
ARM的CoreLink是一套由ARM公司开发的系统互连IP解决方案，旨在为片上系统（SoC）提供高性能和高效率的互连架构。CoreLink系列包括多种技术和组件，每个都针对特定的系统设计需求进行了优化。
【ARM CoreLink 系列 6.1 -- ARM 网路互联 NIC 与 CCI 与 CMN 应用场景】
CodingCos的博客
08-12 1846
ARM 的网络互连（NIC）系列主要包括以下几种型号，每种型号都有其特定的功能和应用场景。：支持服务质量管理（QoS）和虚拟网络（QVN）功能，优化系统性能和延迟。：由多个可配置的功能模块组成，适用于各种复杂的系统设计。：包括 AXI4、AXI3、AHB 和 APB。：支持时钟域跨越、数据宽度跨越等高级传输功能。：通过分层时钟门控减少空闲功耗。
NOC CCN NIC CCI总线
weixin_50518899的博客
01-24 7183
他们各有特点，适合不同场景。一般手机芯片上使用交叉矩阵，网络处理器和服务器上使用环状网络，而网状拓扑也被大量应用于手机芯片。交叉矩阵连接的主从设备数量受到限制，但是效率最高，读写请求可以在1到2个周期内就直达从设备。如下图所示，这就是一个5x4的交叉矩阵：在28纳米制程上，5x4的配置下，这个总线的频率可以跑到300Mhz。如果进一步。要想进一步提高到频率，要么使用更好的工艺，要么插入寄存器，这样，读写延时就会增加。要知道处理器访问二级缓存的延迟通常也不过10多个处理器周期。
【ARM CoreLink 系列 4.1 -- NI-700 interconnect hub 控制器详细介绍】
CodingCos的博客
04-26 1428
对于HSNI（高速互连）请求除外，所有NI-700端点和传输组件的最小延迟为每个块一个周期( one cycle per block)。HSNI请求的最小延迟为两个周期。配置有512位链路宽度并以1GHz频率运行的NI-700互连，提供了64GB/s的原始带宽。多个请求者和完成者：支持AXI5、ACE5-Lite、ACE5-LiteACP、AHB5、APB3和APB4协议的组合。仅在AMNIs（高级微网络接口）上支持AXI3协议：特定于AMNIs的协议支持。
【ARM CoreLink 系列 1 -- SoC 架构 总线 互联(interconnect) 介绍】
CodingCos的博客
10-07 2393
在摩尔定律的推动下，集成电路工艺取得了高速发展，单位面积上的晶体管数量不断增加。片上系统（System-on-Chip，SoC）具有集成度高、功耗低、成本低等优势，已经成为大规模集成电路系统设计的主流方向，解决了通信、图像、计算、消费电子等领域的众多挑战性的难题。随着片上系统SoC的应用需求越来越丰富，SoC需要集成越来越多的不同应用的IP（Intellectual Property）。另外，片上多核系统MPSoC（MultiProcessor-System-on-Chip）也已经成为必然的发展趋势。
【笔记】Arm CoreLink Generic Interrupt Controller v3 and v4 Overview
qijiuliushisan的博客
01-08 3150
1.概述 本文介绍： GICv3中断控制器的相关操作 如何在裸机环境下配置GICv3中断控制器 本文是_Arm CoreSight Generic Interrupt Controllers_相关指南的三部曲其一： Arm CoreLink Generic Interrupt Controller v3 and v4: Overview (this guide) Arm CoreLink Generic Interrupt Controller v3 and v4: Locality-specific
【ARM CoreLink 系列 4 -- NIC-400 控制器详细介绍】
CodingCos的博客
10-07 4700
正常情况下，一个NIC的实现，可以包含一百多个master和几十个slave，每个master和每个slave都会有一些寄存器，这些寄存器可以被 programming，实际实践中就会对 AMIB 或者 ASIB 或者 IB，当它需要具有 programming的时候，给它指定一个node number。为什么指定Node Number呢？首先，从CPU的角度，它需要有一个1M对齐的地址空间，在这1M地址空间上，对每个ASIB或者AMIB这样的接口给它一个node number以后，
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包

打赏作者

Arm精选

你的鼓励将是我创作的最大动力

¥1 ¥2 ¥4 ¥6 ¥10 ¥20
扫码支付：¥1
获取中
扫码支付

您的余额不足，请更换扫码支付或充值

打赏作者

实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值