大话Verilog-Verilog入门（二）

最新推荐文章于 2025-05-05 15:24:13 发布
最新推荐文章于 2025-05-05 15:24:13 发布
阅读量1.5w 收藏 57
点赞数 16
分类专栏： FPGA/ARM 文章标签： Verilog 基础 FPGA 入门
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
本文链接：https://blog.youkuaiyun.com/weixin_42124889/article/details/81041436
版权
本文探讨了Verilog语言与电路原理图的紧密联系，强调了理解电路原理对于学好Verilog的重要性。介绍了几个基本的逻辑门（与、或、非）在Verilog中的应用，并通过示例代码展示了如何用Verilog描述逻辑电路。鼓励读者通过实践加深对Verilog的理解。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

文章转至我的公众号：https://mp.weixin.qq.com/s/8RDze85pKlU8V75TriNlLQ
笔者Elin

Verilog与原图之间的联系

很多人学习Verilog后，说Verilog不就是一门语言嘛，我干嘛还要去学习电子的原理图呀，当初我学习C的时候，也是这样子过来的呀。

这里写图片描述

今天我们的主题之一便是来理清Verilog与电路原理图之间的大大关系。

C语言是一门软件语言，他最终对应的是计算机低层的1010111000这些一串一串的二进制，而Verilog最终则对应的是电路上各个逻辑的原理图，所以很多时候，想要很好的理解和学好Verilog，对原图的学习必不可少，最好是在写Verilog程序的时候，将原理图的逻辑关系贯穿到整个设计中去。当然笔者写大话Verilog的目的，也不是为了写一些很难的东西来混乱你的脑袋瓜的。

所以这个时候的你，只需要知道Verilog对应的是电路的原理图和几个简单的电路逻辑便足够了，做到有个印象，在后面自然会水到渠成的做到了原理图和Verilog相辅相成。

几个简单的逻辑图

再看下面的内容时，想请大家跟我们念几个字：与、或、非；
好念完了，可能大家这个时候便会说，这个不是在C也有吗，没错，很多

最低0.47元/天 解锁文章
verilog入门
CNMNMSL1的博客
03-10 3113
硬件描述语言：Hardware Description Language HDL 综合：用代码的形式描述硬件。最终在硬件电路上实现功能。verilog描述出硬件功能后需要使用综合器对verilog代码进行解释并将代码转化成实际的电路来表示，最终产生实际的电路（网表）。 实质：代码->电路 **仿真:**通过仿真软件进行仿真测试，检测出BUG并解决 仿真需要测试程序（产生激励信号），verilog绝大多数须发都是为了仿真测试使用，少部分用于电路设计 可综合设计：以仿真测试为目的的程序，不能与实际电路对应
verilog 生成块_大话Verilog-Verilog入门（六）
weixin_36377516的博客
01-15 993
大话Verilog-Verilog入门(六)​mp.weixin.qq.com这里默认大家有了基本编程基础了，不然很多很基础的语法要聊，这就变成了写书了。在《大话Verilog-Verilog入门(五)》我们聊到了顺序块和并行块。那么这里就接着聊聊块的一些东西。1、、块语句「是怎么生成的」首先是生成块语句。像之前聊的模块抬头一样，生成块语句也有自己的抬头。Generate各种生成语句；Endgen...
Verilog语言入门指南：从零开始玩转硬件描述语言（附代码实例）
最新发布
StackOverthink的博客
05-05 467
各位电子爱好者注意啦！！！Verilog可不是普通的编程语言（敲黑板），它是专门用来描述电子系统的硬件描述语言（HDL）。简单来说，就是可以用代码的方式设计数字电路，比如CPU、内存控制器这些高大上的硬件（是不是瞬间觉得逼格满满？用 = （阻塞赋值）写组合逻辑用 <= （非阻塞赋值）写时序逻辑混用会导致难以调试的bug！（亲身踩过雷）这语法怎么这么反人类？！仿真和实际怎么不一样？！我的代码明明逻辑对为什么不行？！
Verilog快速入门
EQUINOX1的博客
10-06 1361
模块中最重要的部分是逻辑功能定义部分。有以下3种方法可在模块中产生逻辑。(1) 用“assign(2) 用实例元件 如 : and #2 ul( q , a , b);这代表用到了一个和and门一样的名为ul的与门，#2代表输出延迟为2个单位时间q为输出端口a，b为输入端口参数的填写必须对应端口参数的定义顺序每个实例元件名称不得相同beginend采用**“assign"语句是描述组合逻辑最常用的方法之一。而“always" 块既可用于描述组合逻辑**,也可描述时序逻辑。
Verilog基础入门
qq_43433724的博客
10-25 4万+
Verilog基础入门
大话FPGA：零基础入门，玩转数字创新
"大话FPGA，初学者指南" 这篇文章旨在打破传统对硬件工程师刻板的印象，鼓励读者以轻松愉快的方式学习FPGA设计。FPGA（Field-Programmable Gate Array）是一种可编程逻辑器件，它允许用户通过编程来定义其内部逻辑...
two pass详解 verilog
07-27
- *2* *3* [大话Verilog-Verilog入门（二）](https://blog.youkuaiyun.com/weixin_42124889/article/details/81041436)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_...
two pass详解verilog
07-27
- *2* *3* [大话Verilog-Verilog入门（二）](https://blog.youkuaiyun.com/weixin_42124889/article/details/81041436)[target="_blank" data-report-click={"spm":"1018.2226.3001.9630","extra":{"utm_source":"vip_...
Verilog入门初步
weixin_45669885的博客
06-02 375
Verilog是用于芯片设计中前端设计的基本语言。其语法简单易懂。 学习方式： 书籍：Verilog HDL数字集成电路设计原理与应用（蔡觉平老师） （跟数字电路的书一起看，从组合电路的章节开始，数据选择器，数据比较器的简单Verilog编写，需要对应到实际的电路） 搭配蔡老师B站的视频一起使用，蔡老师人帅课还讲的好（虽然我没看完） https://www.bilibili.com/video/BV12y4y1v7V3?from=search&seid=11561007031873594443 有了
verilog经典入门
06-16
verilog经典入门
Verilog入门教程
08-03
适合Verilog初学者的入门教程
verilog入门基础
07-31
入门基础语言，适合新手学习，覆盖基础知识内容，便于理解掌握
Verilog语法入门,初学者必看.pdf
10-30
Verilog语法入门,初学者必看
大话Verilog-Verilog入门（三）
jkfeng111的博客
07-18 1万+
上一篇聊了一些基础的门电路。也为今天介绍一位重磅的帅气先生给大家认识，算是做了一丢丢的准备了。 模块（block）先生 最近一直项目缠身，有时候，打开网页来写点什么呢，突然又被其他事情给打断了。今日脑袋瓜突然冒出了模块先生的大概模样，想了想，又打开了网页，跟大家聊聊模块先生的那些事儿。 模块先生，他会的技能和小时候数学书小明整天干的事情有点类似，小明有一个大箱子，大箱子里面有6个箱子，6...
Verilog 入门
erpao的博客
08-19 1339
Verilog入门练习题目
verilog 入门教程
热门推荐
申缘
06-16 7万+
verilog 入门教程   2011-07-23 10:21:15|  分类： Verilog | 1.1 什么是Verilog HDL? 1.2 Verilog的历史 1.3 Verilog的主要描述能力 2.1 Verilog-模块 2.2 Verilog-时延 2.3 Verilog-assign语句 2.4 Verilog-initial语
评论 5
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值