
信号完整性
文章平均质量分 90
涉及信号完整性相关知识
YY_Share
保持学习。
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
SPICE模型和IBIS模型
输入/输出缓冲接口特性(Input/Output Buffer Interface Specification,IBIS),以文本形式定义芯片的I-V,V-T等相关信息,不涉及知识产权等内容,因此比较流行,由于采用查表方式,仿真时间也比SPICE模型要快。:是对芯片的实际物理结构进行描述,包含了芯片的具体特征和工艺有关的信息,大多数厂商不愿意提供芯片的SPICE模型。两者都是用于电路仿真的模型。原创 2024-04-09 21:30:45 · 1729 阅读 · 0 评论 -
信号完整性—阻抗不匹配导致信号反射深度剖析
如果河道由宽变窄,在河流到达交界点的瞬间,由于后面窄河道无法承载这么大的水量,对于的河水就会发生"反激",即反向流动,当然,这个反向流动仅仅是发生在瞬间,非稳态。如果河道由窄变宽,在河流到达交界点的瞬间,由于后面的河道太大,前面的窄河流暂时无法满足后面的需求,表现为后面的河道在"吸水",原本前面窄的河道水位就会下降。假设传输线末端开路,在电荷到达传输线末端瞬间,由于"惯性"作用,将有等同于沿着末端传输的电流,反向往发射端传输,形成末端电压等于两倍输入电压的现象。反射系数🟰(Z后-Z前)/(Z后+Z前)原创 2024-03-20 22:17:45 · 1587 阅读 · 0 评论 -
PCB损耗
由于传输线损耗导致信号上升时间增加,会导致码间干扰和眼图塌陷。原创 2024-03-28 22:03:15 · 907 阅读 · 0 评论 -
ADS EM 仿真设置说明
ADS EM 仿真设置原创 2024-05-15 21:47:38 · 1450 阅读 · 0 评论