Verilog
关注
分享
扫一扫
GDUT_Li
这个作者很懒，什么都没留下…
展开
-
Vivado软件PL部分基本操作流程
Vivado软件版本2015.41.新建工程 新建工程要选择一个文件夹，里面装载着工程的全部文件，文件路径不能出现中文字符； 一般选择RTL级工程； 模块化的设计方法允许我们调用别的模块文件，可添加文件包括编写FPGA的Sources文件、IP核和管脚配置文件Constraints，不过我们还没设计好，一路点next 选择芯片可以通过"...原创 2018-07-10 11:59:48 · 2352 阅读 · 0 评论 -
FPGA实现简单的串口通信
1.根据功能需要设计模块，自上而下不断细化，确定端口、子模块、连线，最好就是画图出来，这里是设计的是把收到的串口数据重新发送出去2.根据自己画的图，转换成verilo代码，并描述出来//---------------------------------------------------------------------------//-- 文件名 : Uart_Test_...原创 2018-07-25 16:18:15 · 17775 阅读 · 4 评论