verilog testbench中initial块和实例化模块的执行顺序问题
在编写testbench做简单的模块功能验证时,initial初始化的过程块和模块的实例化是常见的两个块,这两者的执行顺序一般来说认为是并行执行的,但是笔者在实际仿真过程中发现并不是这样的,现举例记录和说明如下。实例功能仿真环境Modelsim SE-64 2020.4仿真代码 如下所示,待验证模块的功能为一个输入尺寸为384,单个输入数据的位宽为7的循环左移器,通过其他高级语言生成对应的输入输出数据存入txt文件中,在testbench中读入以进行验证,为纯组合逻辑。`times
原创
2021-08-23 22:07:23 ·
2951 阅读 ·
0 评论