Vivado与Modelism、VScode联合使用

本文档详述了如何在隔离期间利用VScode远程安装和配置,以配合Vivado和ModelSim进行FPGA开发。通过安装必要的插件,如Verilog支持和GBK转UTF-8,实现代码高亮和乱码问题解决。同时,详细说明了在Vivado和ModelSim中设置VScode为默认编辑器的步骤,以便于快速打开和编辑代码。尽管VScode目前无法自动检测代码错误,但在ModelSim中编译后可查看错误信息。

摘要生成于 C知道 ,由 DeepSeek-R1 满血版支持, 前往体验 >


前言

最近因为疫情隔离在宿舍,需要用一些仿真,以进行学习,但我的笔记本上还没有安装Modelsim以及VS code,台式机也懒得搬回来,却又需要用到,就又安装一遍,发现写一个保姆级博客对自己的帮助也挺大的,自己安装的很快,也没出现问题。于是就把联合使用的博客也给做一个吧。
但因为最近比较忙,在宿舍效率也不比办公室,就稍微简陋得写一写,望见谅!

前面写过一篇Vivado与Modelsim的安装博客:FPGA(一)Vivado与ModelSim 。VScode去百度上一搜,去官网直接下载就可以了VScode官网


一、VScode需要插件

第一件事是安装插件,在③处搜索需要的插件即可:
在这里插入图片描述
我觉得下面的这些插件应该够用了:
在这里插入图片描述

  • Chinese (Simplified) (简体中文) Language Pack for Visual Studio Cod:中文简体语言包
  • Verilog-HDL/SystemVerilog/Bluespec SystemVerilog:Verilog支持包
  • Verilog_Testbench:生成 testbench和生成实例
  • TCL Language Support:语法高亮、提示支持
  • GBKtoUTF8:将GBK编译方式更改为UFT-8(有时候复制粘贴过来的会出现乱码,就要更改)
  • Rainbow Brackets:不同层级的括号出现不同的颜色

二、Vivado与VScode联合使用

都安装好后,在Vivado上进行这些操作就好了:
(注:我当时应该是有参考别人的博客的,但我当时没记录,抱歉!)
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述
在这里插入图片描述

“VS Code程序安装的绝对路径” + “英文空格”±g [file name]:[line number]。
比如我的:D:/WorkSoftware/VSCode/Microsoft VS Code/Code.exe -g [file name]:[line number]。然后连续点击“OK”就可以了。这样在Vivado上双击文件就可以直接在VS Code上打开了。

三、ModelSim与VScode联合使用

参考博客:Modelsim关联VS Code

更换外部编辑器
打开Modelsim,在Transcript命令行中输入如下命令:
在这里插入图片描述

proc external_editor {filename linenumber} { exec “E:\SoftWare\Microsoft VS Code\Code.exe” -g f i l e n a m e : filename: filename:linenumber}

其中,双引号之间为编辑器所在的路径**,**注意:win路径中的 \ 需要全部替换为 \,
回车后,再写入以下并回车:

set PrefSource(altEditor) external_editor

此时,双击“.v”文件即会默认在VS Code中打开。

恢复默认编辑器
键入如下命令,回车:

unset PrefSource(altEditor)


目前在VS code中写入的代码无法自动检测代码,现在也不太需要,在写好之后用ModelSim编译一下,看看有哪些错误,后面有时间了我会再来研究研究的。

### 配置 ModelSim 于 VSCode 的方法 为了在 Visual Studio Code (VSCode) 中集成或配置 ModelSim,可以按照以下方式实现开发环境的设置: #### 安装必要的扩展 首先,在 VSCode 市场中安装支持 VHDL 或 Verilog 开发的相关插件。推荐使用的插件有 **VHDL** 和 **Verilator** 插件[^1]。 #### 设置调试器路径 通过修改 `launch.json` 文件来指定 ModelSim 可执行文件的位置。以下是典型的 JSON 配置示例: ```json { "version": "0.2.0", "configurations": [ { "name": "Run Simulation with ModelSim", "type": "cppdbg", "request": "launch", "program": "${workspaceFolder}/modelsim_executable_path/vsim.exe", "args": ["-do", "run.do"], "stopAtEntry": false, "cwd": "${fileDirname}", "environment": [], "externalConsole": true, "MIMode": "gdb" } ] } ``` 在此配置中,“program”字段应指向本地计算机上实际存在的 ModelSim 执行程序位置[^2]。 #### 创建启动脚本 准备一个 Tcl 脚本来控制仿真过程(通常命名为 `run.do`)。该脚本可能包含加载设计、运行测试平台以及退出仿真的命令序列。例如: ```tcl vlib work vlog your_design_file.v vsim top_module_name run -all quit ``` 上述代码片段定义了一个简单的流程用于编译项目源码并模拟顶层模块的行为[^3]。 #### 测试连接 完成以上步骤之后保存所有更改,并尝试从 VSCode 内部发起一次完整的仿真会话以验证整个链路是否正常工作。 ---
评论 2
添加红包

请填写红包祝福语或标题

红包个数最小为10个

红包金额最低5元

当前余额3.43前往充值 >
需支付:10.00
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明:

1.余额是钱包充值的虚拟货币,按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载,可以购买VIP、付费专栏及课程。

余额充值