旺旺家族的传说

本文介绍了SSH扫描模式下的时序约束配置方法，主要包括三种时钟频率选择、ATPG时序参数设置以及SSH接口的时序例外处理。关键点包括： SSH在不同模式下使用不同时钟源，需在SDC中创建三种时钟定义 需根据SSN数据包大小动态调整scan clock频率，可能直接使用bus clock或分频产生 控制信号(scan_en/edt_update)需要特殊时序处理保证安全 SSH接口包含多种工作模式，需设置相应的时序例外(false path) 特定负边沿寄存器需要针对网络时钟设置特殊约束 这些配置保证了SSH

BFD和BFM是一对串并转换器，用于降低数据传输速率并保证数据完整性，尤其在跨时钟域传输（CDC）中。CDC涉及信号从一个时钟域传输到另一个时钟域，可能引发亚稳态、数据丢失或数据不一致等问题。通过BFD降低数据速率后，仅需两级同步寄存器即可解决CDC问题。BFD还可用于提高总线时钟频率，通过减慢数据速率来优化时序收敛。BFM则用于将展宽的总线数据缩窄，配合BFD实现跨时钟域传输和内部总线时钟加速。此外，BFD和BFM的使用有助于将时钟域限制在单个物理块内，减少时钟树综合的复杂性，同时通过插入输出管道进一步优

本文介绍了一种自动化任务管理和投递的方法，旨在减少手动监控任务状态的时间。首先，通过全局的Makefile创建完成标志文件（finish flag），以便在任务完成后自动生成标志文件，从而避免实时查看任务状态。其次，使用Perl脚本实现任务发现和投递，根据参数自动生成仿真环境，并通过检查完成标志文件来判断任务是否完成。脚本还支持并行任务管理，确保在资源限制下高效运行。这种方法不仅提高了任务管理的自动化程度，还减少了手动干预的需求，使开发者能够更专注于其他重要工作。

本文探讨了DFT（Design for Testability）实现中的关键技术，特别是通过SSN（Scan Serial Network）和IJTAG网络优化测试流程。SSN通过在核心级别实现DFT设计，脱离芯片IO限制，简化了路由和时序清理，从而加速了DFT的实现。此外，SSN支持并行测试所有核心，显著缩短了测试时间。文章还详细介绍了SSN与IJTAG网络的结合使用，通过流式传输模式提高测试灵活性，并支持低引脚数测试（LPCT）。在高级主题中，讨论了片上比较（On-chip Compare）模式，该模式

在verdi的tools 里使能工具中的console功能;

随着超大规模集成电路 (VLSI) 的持续发展，其复杂性也显著增加。这种复杂性的提升带来了诸多测试挑战，例如不断增长的晶体管数量和集成密度导致芯片引脚数量的增加，以及对更高级、更有效的测试方法的需求 1。传统的外部测试方法在面对这些挑战时逐渐显现出其局限性，尤其是在成本效益和测试覆盖率方面。内建自测试 (BIST) 技术应运而生，旨在应对这些日益严峻的测试挑战 1。BIST通过在芯片内部集成专门的测试电路，使得芯片能够对自身的功能进行测试，从而显著减少了对外部自动测试设备 (ATE) 的依赖 5。这种方法不

1. Tessent SSN 简介现代片上系统 (SoC) 的复杂性日益增加，给面向测试的设计 (DFT) 带来了严峻的挑战。传统的 DFT 方法在面对不断增长的内核数量和日益缩小的特征尺寸时，其局限性日益凸显，导致测试应用出现瓶颈，测试成本也随之上升 1。为了克服这些限制，西门子 EDA 推出了 Tessent Scan Stream Network (SSN)，这是一种先进的解决方案，旨在提供更高效、更具可扩展性的扫描测试方法 2。SSN 被定位为 Tessent TestKompress 中的一项革命

发现在shift mode吧 bypass func的lib也读入了;PHY SI SO在shift mode必须有timing的path;展示为No constrained path;同样发现 hard phy SI SO的出现 no path;优先查看Lib中在此mode是否存在 timing arc;shift cornor出现No Path的;重新读入lib, shift path 出现;其他非SI SO pin的no path;

除此之外由于DDR的bscan可能是hard phy;bscan可能需要走的hard phy的特殊mode;这可能额外需要配置bscan mode让ijtag网络可以访问到DDR的PAD;2. 添加dft signal bscan_clamp_enable bscan_input_isolation_enable output_pad_disable。与bscan_clamp_enable类似bscan_input_isolation_enable force select_ijatg_input为1;

导致AC的coverage到不了90%以上

最后stable capture 也就是最后一拍capture的值与cell原来的值一致；stable capture的值与cell与cell原来的值相反；cell not Disturbed:是指单元的时钟，复位，置位都是off状态；表中使用a b表示不同的boolean值；

在扫描测试期间,由于SE是一个全局大扇出异步信号,在一个测试周期内SE可能没有足够的时间传递到所有的scan cell,shift和capture的频率可能造成SE还未完成状态转变就来有效采样沿;

对于复用别的设计模块,或者使用第三方工具进行串链之后,设计中已经存在了扫描电路;如何做处理;

请求附加的静态,动态的DFT信号;也存在一些已经定义好的DFT信号可以用来控制电路;

PSRT和parallel retention test不同

MBIST BAP(BIST Access Port)是在系统内部调用自测试的接口

AU类型fault占比过高，debug方法

Tessent MBist test pattern的生成与仿真

DFTspec中 memoryInterface/data_bits_per_bypass_signal 属性用来指定组合到一个XOR tree中的数据输入信息的数量,此设置在为RAM创建bypass logic时十分有用,工具提供了一个灵活的区间,1对1到多对1;一些信息将你在报告DFTspec的时候才能看到,像 Memory的分组仅影响DFT的解决方案,但只能在创建之后才能看出结果,修改这些信息需要对DFTspec进大量的编辑,更简单的方法是直接改变输入的数据并重新创建DFTspec;

pattern simulation mismatch发生的原因 及debug方法

DFTSpecification的配置主要就是系的设计里面需要做什么,怎么做;然后tessent会根据文件或者string之中的信息 创建一系列的instruments 并将他们插入到设计中;上面的文件是加载tessent DFTspecification文件读入的;需要通过create_dft_specification;才能将配置信息存入变量中,方便之后进行修改和配置;...

如何利用工具debug测试覆盖率低的原因

写在前面, DFT compiler 和Tessent 都有自己独立的DRC的检查, 可能在命名上有所重复,注意区别.Flat model的创建(不是fault model哦)这里的flat的意思 是 将设计中模块的接线打破,电路全部看成最基本的门电路组成;ATPG工具会使用verilog模型区创建自己的工具内部的设计模型;设计中的cell会转换成ATPG library中的标准单元;#使用analyze_control_signalscreate_flat_modelcheck_desi.

Test pattern management 测试向量管理生成最佳的pattern#使用create_patterns#时会默认将所有的fault 类型加入到consider中;执行大量的设计分析和DRC;#创建所有必要的pattern 类型#监控pattern的生成(包括实时的coverage pattern count 以及执行时间等) 如果必要会修改参数#如果必要 自动运行top_up的方式##使用report_patterns#报告当前生成pattern的信息; 你可以展示所

Additional test pattern types附加的pattern的类型ATPG test pattern 的类型使用tessent shell 生成的pattern 大致分以下几种类型:1. basic Scan 对于 full-scan 的电路 生成的是basic scan的pattern2. clock Sequential 用于那些时序深度有限 存在no-scan latches /no-scan cell 的电路 在时序上: shift之后(或者说load之后)会有若干个cyc

可测试性的几个指标test coverage检测到的fault 占所有可测fault 的百分比(DT +(PD * posedet_credit))/TEfault coverage检测到的fault 占所有test pattern设置测试的fault 的比重同等对待 untestable fault和 undetected fault(DT +(PD * posedet_credit))/FUATPG Effectiveness ATPG 的效率的衡量反应的是 ATPG tools 对于

Fualt 的分类在使用 report_statistrics报告scan chain 的总结性的报告时，会出现每种fault的数量 以及对覆盖率的影响，TE(testable)Detect by implication (DI)隐含检测在scan chain 数据路径上的 faults被标记为 隐含可检测通过推算电路就知道这些点可以被测到,这些fault location是测试电路的一部分.扫描链的测试pattern (使用write_pattern 创建的)就可以检测到这些fualt;c

MCMM脚本MMmulti-mode 的脚本以最简单的两个mode为例, 一个func 一个test,肯定会分出来的两个mode;MM的脚本主要写什么:## 通过设置signal值,开启或者关闭mode# Enable DFT logic and OCC Controller:set_case_analysis 1 test_modeset_case_analysis 0 occ_bypassset_case_analysis 0 occ_reset# test mode 的时钟和

ATPG 的基本步骤DFT lib一般vendor会提供也可使用 tessent 的libcomp工具 将simulation lib转化为 DFT lib什么是 simulation lib ? 是仿真专用的库吗? 那仿真和综合 布局布线为什么要分开来?black boxes存在一些block 不需要做scan chain的 就可以定义为black box;#exampleadd_black_boxed -module core#改变black box 的输出行为add_black

从制造缺陷开始，介绍scan chain的基本原理

DFT是干什么的？物理瑕疵 Defectsilicon上的physical problems；1. contamination -causing open 污染造成开路；2. extra metal-causing shorts 额外的金属造成的短路3. 离子注入的时候 离子浓度不够 insufficient doping4. 金属层的 桥接的问题；5. CMOS stuck-on6. COMS stuck-open7. 制程上的一些问题导致MOS管的transition time很大；