STM32的NVIC与中断简介&&Cortex-M内核的识别

最新推荐文章于 2025-04-14 11:22:27 发布

JiandaoStudio

最新推荐文章于 2025-04-14 11:22:27 发布

阅读量1.5k

点赞数

分类专栏：嵌入式文章标签： STM32

本文链接：https://blog.youkuaiyun.com/weixin_41213648/article/details/93889822

版权

嵌入式专栏收录该内容

37 篇文章

订阅专栏

前言：

要想学习STM32中断，要先掌握STM32对优先级的定义；有51单片机开发经验会比较容易理解中断优先级；本篇博文基于STM32F103ZET6芯片和3.5.0标准库编写，从寄存器入手，最终实现编程的步骤。

一基础知识

1. cortex-m3支持256个中断，其中包含了16个内核中断，240个外部中断。（本博文只介绍60个外部可屏蔽中断）
2. stm32只有84个中断，包括16个内核中断和68个可屏蔽中断
3. stm32f103上只有60个可屏蔽中断，f107上才有68个中断
4. 先占优先级也就是抢占优先级，概念等同于51单片机中的中断。假设有两中断先后触发，已经在执行的中断先占优先级如果没有后触发的中断先占优先级更高，就会先处理先占优先级高的中断。也就是说又有较高的先占优先级的中断可以打断先占优先级较低的中断。这是实现中断嵌套的基础。
次占优先级，也就是响应优先级，只在同一先占优先级的中断同时触发时起作用，先占优先级相同，则优先执行次占优先级较高的中断。次占优先级不会造成中断嵌套。如果中断的两个优先级都一致，则优先执行位于中断向量表中位置较高的中断。

NVIC是什么？
嵌套向量中断控制器；用于为中断分组，从而分配抢占优先级和响应优先级；
分组的方式有两种：
（1）Cortex-m3内核提供了一种3位宽度的PRIGROUP数据区，用于指示一个8位数据序列中的小数点的位置，从而表示中断优先级的分组。见下表：
这里写图片描述

（2）而实际上STM32并没有用到这么多中断，所以在分组上只分了5个组，并且表示方法有所不同；见下表：
这里写图片描述

我们在应用当中只会用到STM32的分组（５组）方式，所以下面着重于５组分组方式；

二中断向量表（STM32F10x系列）

（图片来自STM32使用手册，只需看，不需要熟记，知道大概这么多中断就好）

三配置中断相关寄存器

/*
cortex－ｍ3内核分组方式（8组）结构体表达方式：
*/
typedef struct
{
  __IO uint32_t ISER[8];             中断使能设置寄存器          /*!< 偏移量: 0x000  Interrupt Set Enable Register           */
       uint32_t RESERVED0[24];                                   
  __IO uint32_t ICER[8];              中断清除使能寄存器         /*!<偏移量: 0x080  Interrupt Clear Enable Register        */
       uint32_t RSERVED1[24];                                    
  __IO uint32_t ISPR[8];              中断挂起设置寄存器        /*!< 偏移量: 0x100  Interrupt Set Pending Register          */
       uint32_t RESERVED2[24];                                   
  __IO uint32_t ICPR[8];              中断清除挂起寄存器        /*!<偏移量: 0x180  Interrupt Clear Pending Register        */
       uint32_t RESERVED3[24];                                   
  __IO uint32_t IABR[8];               中断激活状态位寄存器       /*!< 偏移量: 0x200  Interrupt Active bit Register           */
       uint32_t RESERVED4[56];                                   
  __IO uint8_t  IP[240];               中断优先级寄存器       /*!< 偏移量: 0x300  Interrupt Priority Register (8Bit wide) */
       uint32_t RESERVED5[644];        软件触发方式寄存器                          
  __O  uint32_t STIR;                         /*!< 偏移量: 0xE00  Software Trigger Interrupt Register     */
}  NVIC_Type;

/*
STM32分组（5组）方式结构体表达方式
typedef struct
{
  vu32 ISER[2];
  u32  RESERVED0[30];
  vu32 ICER[2];
  u32  RSERVED1[30];
  vu32 ISPR[2];
  u32  RESERVED2[30];
  vu32 ICPR[2];
  u32  RESERVED3[30];
  vu32 IABR[2];
  u32  RESERVED4[62];
  vu32 IPR[15];
} NVIC_TypeDef;
*/

以上寄存器介绍：
这里写图片描述
对一些概念的解释：
1. 挂起：当置位中断挂起寄存器的时候，相应的中断将会被挂起，这是这个中断将不会立即执行，而是等待可执行的时候再执行；比如高低级别的中断同时产生，就先挂起低级别的中断，等高级别的中断执行完毕，解除并执行低级中断；
2. 对中断优先级控制寄存器的解释
这里写图片描述

推荐去观看一位前辈的博客：
http://blog.youkuaiyun.com/DLUTXIE/article/details/7059184?locationNum=4&fps=1

四编程步骤

(1)选择优先级分组
/*
a. 此函数在库文件misc.h文件下；
b. 参数可参照下面图片：
这里写图片描述
c. 功能：选择分组方式；

*/ 
void NVIC_PriorityGroupConfig(uint32_t NVIC_PriorityGroup);

栗子：NVIC_PriorityGroupConfig(NVIC_PriorityGroup_2); 
//抢占优先级可选0~3，响应优先级可选0~3；

(2)选择，配置，并使能中断

NVIC_InitStructure.NVIC_IRQChannel = EXTI2_IRQn; //选择EXTI2中断 
NVIC_InitStructure.NVIC_IRQChannelPreemptionPriority = 0x02; //抢占优先级为2 
NVIC_InitStructure.NVIC_IRQChannelSubPriority = 0x02; //响应优先级为2 
NVIC_InitStructure.NVIC_IRQChannelCmd = ENABLE; //使能EXTI2中断； 
NVIC_Init(&NVIC_InitStructure); //初始化以上参数；

(3)写出相应中断函数

栗子： 
void EXTI2_IRQHandler(void) 
{

//逻辑代码；

EXTI_ClearITPendingBit(EXTI_Line2); 
}

Cortex-M内核M0，M0+，M3，M4，M7之间的区别

图片来自于www.stmcu.com.cn
high-performance 高性能
Mainstream 主流
Ultra-low-power 低功耗

知识补贴：
之所以ARM公司会把Cortex-M分为这么多系列，主要是针对不同的应用领域；下面详细介绍：

Cortex-M分为：M0，M0+，M3，M4，M7

M0，M0+：基础版本，从图中可以看出来，有过于基础，所以生产不出来高性能的STM32的单片机；
M3：目前最主流的设计内核选型，应用范围广；

M4：比较着M3的内核来说，M4处理器添加了DSP的数据（这里可以认为是浮点数）处理的指令；重点解释一下：对于CPU（不是SOC）来说，运算浮点类型的数据是很麻烦的一件事，在选型的时候，如若用应用的领域需要大量浮点数据的运算的时候，那么就要选择M4的内核，M4会大大提高处理器性能和运算速度，而如果要要处理的浮点数据不多，则可以直接选择M3内核处理器；比如项目是平衡车或者平衡器的时候选择M4比较好；

M7：性能好和功耗高兼具，适合追求极致性能项目；

可以认为：数字越大，性能越高；

另外本人还开设了个人公众号：JiandaoStudio ，会在公众号内定期发布行业信息，以及各类免费代码、书籍、大师课程资源。