
Altera
dqw~
这个作者很懒,什么都没留下…
展开
专栏收录文章
- 默认排序
- 最新发布
- 最早发布
- 最多阅读
- 最少阅读
-
verilog中~&在判断中的作用
在做4*4键盘输入时遇到~&的写法 if(~&key_board_row_i) 假设a有4位 &a相当于 a[0] & a[1] & a[2] & a[3] ~&a相当于 ~ ( a[0] & a[1] & a[2] & a[3] ) 当a的4位全1,&a=1,~&a=0原创 2020-06-05 15:04:59 · 2010 阅读 · 0 评论 -
状态机finite-state machine学习笔记1
** 状态机finite-state machine学习笔记1 ** 例子来自于<Verilog数字系统设计教程>第12章,书中的例子错误较多,代码已经经过改写。 状态转移图 1.Gray编码 module fsm( Clock, Reset, A, K2, K1, state ); input Clock,Reset,A; output reg K1,K2; outpu...原创 2019-06-09 10:32:06 · 1193 阅读 · 0 评论 -
状态机finite-state machine学习笔记2——按键消抖初步(1)
状态机finite-state machine学习笔记2 第一部分 未按下时空闲状态(IDLE) 按下抖动滤除状态(FILTER0) 按下稳定状态(DOWN) 释放抖动滤除状态(FILTER1) /* Clk为50_000_000的时钟 Rst_n为复位信号 key_in为按键输入 key_flag为按键的使能状态 key_state是按键状态标志 */ ...原创 2019-06-17 14:52:27 · 513 阅读 · 0 评论