STM32 NVIC中断优先级管理

CM3 内核支持 256 个中断，其中包含了 16 个内核中断和 240 个外部中断，并且具有 256
级的可编程中断设置。但 STM32 并没有使用 CM3 内核的全部东西，而是只用了它的一部分。
STM32 有 84 个中断，包括 16 个内核中断和 68 个可屏蔽中断，具有 16 级可编程的中断优先级。
而我们常用的就是这 68 个可屏蔽中断，但是 STM32 的 68 个可屏蔽中断，在 STM32F103 系列
上面，又只有 60 个（在 107 系列才有 68 个）。因为我们开发板选择的芯片是 STM32F103 系列
的所以我们就只针对 STM32F103 系列这 60 个可屏蔽中断进行介绍。
在 MDK 内，与 NVIC 相关的寄存器，MDK 为其定义了如下的结构体：

typedef struct
{
 __IO uint32_t ISER[8]; /*!< Interrupt Set Enable Register */
        uint32_t RESERVED0[24];
 __IO uint32_t ICER[8]; /*!< Interrupt Clear Enable Register */
        uint32_t RSERVED1[24];
__IO uint32_t ISPR[8]; /*!< Interrupt Set Pending Register */
        uint32_t RESERVED2[24];
 __IO uint32_t ICPR[8]; /*!< Interrupt Clear Pending Register */
        uint32_t RESERVED3[24];
 __IO uint32_t IABR[8]; /*!

        uint32_t RESERVED4[56];
 __IO uint8_t IP[240]; /*!< Interrupt Priority Register, 8Bit wide */
        uint32_t RESERVED5[644];
 __O uint32_t STIR; /*!< Software Trigger Interrupt Register */
} NVIC_Type;

        STM32 的中断在这些寄存器的控制下有序的执行的。只有了解这些中断寄存器，才能方便
的使用 STM32 的中断。下面重点介绍这几个寄存器：