FPGA作业2：利用veilog设计循环进制计数器

最新推荐文章于 2024-05-14 22:35:34 发布
原创 最新推荐文章于 2024-05-14 22:35:34 发布 · 1.3k 阅读 · 1 ·
CC 4.0 BY-SA版权
版权声明：本文为博主原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接和本声明。
文章标签：

#fpga #设计

这篇博客详细介绍了如何在FPGA项目中设计一个循环进制计数器。首先，通过File-New Project Wizard创建了一个名为'cc'的工程，选择了EP1C2Q24C8芯片并配置了ModelSim-Altera仿真工具。接着，编写Verilog HDL代码并导入引脚文件。在查看RTL视图并设置顶层文件后，进行了编译。然后，创建了一个Vector Waveform File进行仿真，设置输入信号的周期，并进行了仿真操作。

摘要生成于 C知道 ，由 DeepSeek-R1 满血版支持， 前往体验 >

1.点击file-new project wizard新建工程，工程名字为“cc”，然后next-next，选择cyclone旗下的EP1C2Q24C8芯片，点击next,在simulation一栏，工具名选用“ModelSim-Altera”,类型选择“Verilog-HDL”,再点击finish完成工程的创建。
2.点击file-new新建verilog HDL file，输入程序代码，已“cc”的名字保存，如图所示：
这里写图片描述
3.将已准备好的文本文档（pin引脚文件）通过assignments-import assignments导入到工程中，并点击assignments-pins查看引脚分布，如图所示：
这里写图片描述
此时可以查看RTL如图：

最低0.47元/天 解锁文章

200万优质内容无限畅学
【FPGA】Verilog：计数器 | 异步计数器 | 同步计数器 | 2位二进制计数器的实现 | 4位十进制计数器的实现
有道无术, 术尚可求。有术无道, 止于术。
11-11 1万+
实现2位二进制计数器和4位十进制计数器。
Verilog学习日志（12位计数器）
qq_48000445的博客
07-24 1541
这次的题目是写一个计数器（每当看完一部分的书，就会去找一位带我的大佬朋友，帮忙出题锻炼能力） 本次的题目如下： 请设计一个计数器电路，要求从4’b0000计数到4’d12并饱和（即计数到12后不动）。要求可以用输入信号valid_count控制计数的进行。即当valid_count无效时，计数暂停。 注：上述代码中不允许出现’always’ ‘case’ ‘casex’ 这次的题目要求是设计一个计数器，根据所学的内容可以知道，就是一个状态的转换。 由于题目要求不能出现’always’ ‘case’ ‘cas
FPGA作业2：利用veilog设计12进制计数器
weixin_40376722的博客
10-24 9520
1.点击file-new project wizard新建工程，工程名字为“12count”，然后next-next，选择cyclone旗下的EP1C2Q24C8芯片，点击next,在simulation一栏，工具名选用“ModelSim-Altera”,类型选择“Verilog-HDL”,再点击finish完成工程的创建。 2.点击file-new新建verilog HDL file，输入程序
verilog十二进制计数器
m0_53024476的博客
11-28 7519
设计一个具有异步复位（ rst），同步使能（en）功能的十二进制计数器，计数结果显示 在 DP8 数码管上，进位标志在 led8 灯显示。 具体设计要求： 1）以 1HZ 为计数脉冲，计数值显示在数码管 DP8 上，进位标志位 led8。 2）rst：0 有效，使用开关 sw1。复位时（ 0），计数器值、进位标志清零。 en：1 有效，使用开关 sw2。有效时，计数器工作； ...
作业2：用Verilog实现12进制计数器
浅陌风型
11-03 1万+
1.新建工程文件 2.新建Verilog文件，注意文件名称必须与工程相同， 编写完成后的文件如下图所示 通过TOOL工具栏的相关选项查看工程的RTL文件如下图所示 通过建立VWF仿真文件，并且加入使能信号、时钟信号后观察仿真的结果如下图所示。
FPGA作业2：利用veilog设计12进制计数器 fpga开发.pdf
04-22
FPGA作业2：利用veilog设计12进制计数器 fpga开发.pdf
12进制和20进制计数器用verilog语言实现
Owen_Plus的博客
10-29 8422
对quartus算是头一次具体接触吧，才发现功能很强大，能画电路图竟然 还能写代码，确实很厉害。这个十二进制的计数器咨询了师兄，不然自己真的很难写出来，这么多编程语言每一种用法都不一样，也是醉了，不扯了，上图吧 下面这个是二十进制的，这个还好把12改成20就可以了
【FPGA】Verilog：时序电路设计 二进制计数器 计数器 分频器 时序约束_二进制计数器电路(1)
最新发布
afagagagaa的博客
05-14 1260
所以计数值（由Q1Q0组成），依次是 00，01，10，11，00，11…[ii] 如果将Q0、Q1作为单独信号线引出，由Q0、Q1得到的波形频率是时钟脉冲信号clk的1/2、1/4，亦即是将时钟脉冲信号的clk频率除2、除4。[i] 一个两bit计数器，它所能计数的范围是 0~3（即22-1）。同理，n bits的计数器所能计数的范围是0~2n-1。[iii] 由上讨论推广可知，n bits计数器可获得的信号之多是频率除2n的结果。是根据EGO1板子的频率编写的，不同的板子可用设置不同的分频。
【FPGA】Verilog：时序电路设计 二进制计数器 计数器 分频器 时序约束_二进制计数器电路
2401_84181885的博客
04-17 942
所以计数值（由Q1Q0组成），依次是 00，01，10，11，00，11…[ii] 如果将Q0、Q1作为单独信号线引出，由Q0、Q1得到的波形频率是时钟脉冲信号clk的1/2、1/4，亦即是将时钟脉冲信号的clk频率除2、除4。[i] 一个两bit计数器，它所能计数的范围是 0~3（即22-1）。同理，n bits的计数器所能计数的范围是0~2n-1。[iii] 由上讨论推广可知，n bits计数器可获得的信号之多是频率除2n的结果。是根据EGO1板子的频率编写的，不同的板子可用设置不同的分频。
FPGA_VHDL硬件实验——12进制时钟设计
Wayne的优快云博客
05-21 1136
library ieee; use ieee.std_logic_1164.all; use ieee.std_logic_unsigned.all; entity counter is port(inclk: in std_logic; outseg: out std_logic_vector(7 downto 0); --段选 outbit: out std_logic_vector(7 downto 0)); --位选 end counter; Architecture a_counter
基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器
12-06
基于verilog HDL编写的分别显示个位和十位的十二进制加法计数器，压缩包里有vwf时序波形和最简单的testbench测试代码
十二进制计数器
06-23
十二进制计数器，利用数字逻辑完成。使用240C608芯片。
可以控制加减的十二进制计数器
06-19
用于数电实验作业，可以通过控制开关，使进行十二进制的加减法，并且在七段数码管上显示。主要用于SYSU的数电作业。
12进制计数器的VHDL程序设计
03-19
12进制计数器的VHDL程序设计
十二进制同步计数器
06-18
1 十二进制同步计数器, VHDL FPGA实验设计报告 内部有代码，正常运行。
FPGA作业1：利用74161设计12进制计数器
热门推荐
weixin_40376722的博客
10-18 1万+
1.首先，建立工程，新建BDF文件，在BDF文件中画出电路图，如图所示： 2.由于输入输出数目较少，PIN管脚设置采用手动输入的方法，设置后如图所示： 然后点击start compilcation进行编译，得到如下结果： 3.最后，进行仿真设计，先新建一个VWF文件，再将node finder中的关键引脚拖至仿真区，设置好仿真时间以及输入信号，如图所示： 点击start siml
任意进制计数器12进制计数数码管显示verilog代码
diaojiangxue的博客
11-27 1600
名称：任意进制计数器12进制计数数码管显示verilog代码（代码在文末下载）软件：VIVADO语言：Verilog代码功能：设计一个12进制计数器，计数值00-11需要在数码管上显示，时钟脉冲通过按键开关设计。本代码可以修改为任意进制计数器，即修改计数控制模块的红框内代码，如下所示：FPGA代码Verilog/VHDL代码资源下载：www.hdlcode.com本代码。. key_posedge(shift_key_en)//消抖后按键上升沿。. en_key(en_key),//清零。
12小时制时钟Verilog实现
ZeldaL的博客
03-23 1615
题来自网站HDLBits：“Count clock”（网址：https://hdlbits.01xz.net/wiki/Count_clock） 功能分析： 12进制，有“上午/下午”表示位pm（高电平1表示下午，0表示上午） 使能信号ena有效时钟才运行，反之暂停 复位信号reset有效则重置时间为12：00:00 am 思路：6个计数器级联（同步clk） 设计一个子模块用于分、秒4个数字的显示（小时的2个数字比较特殊，不在该子模块）：分、秒均为两个数字的计数器（高位显示0-5，低位显示0-9，r
Verilog 学习笔记（1）12小时计时器
m0_71602948的博客
12-05 2279
HDLBits中时序逻辑比较难的一道题，涉及层次化的设计方法、串联进位计数器和BCD计数。
评论
添加红包

请填写红包祝福语或标题

个

红包个数最小为10个

元

红包金额最低5元

当前余额3.43元 前往充值 >
需支付：10.00元
成就一亿技术人!
领取后你会自动成为博主和红包主的粉丝 规则
hope_wisdom
发出的红包
实付元
使用余额支付
点击重新获取
扫码支付
钱包余额 0

抵扣说明：

1.余额是钱包充值的虚拟货币，按照1:1的比例进行支付金额的抵扣。
2.余额无法直接购买下载，可以购买VIP、付费专栏及课程。

余额充值